JPH0443452A - 拡張スロットを備えた制御装置 - Google Patents

拡張スロットを備えた制御装置

Info

Publication number
JPH0443452A
JPH0443452A JP15138990A JP15138990A JPH0443452A JP H0443452 A JPH0443452 A JP H0443452A JP 15138990 A JP15138990 A JP 15138990A JP 15138990 A JP15138990 A JP 15138990A JP H0443452 A JPH0443452 A JP H0443452A
Authority
JP
Japan
Prior art keywords
input
output
signal
board
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15138990A
Other languages
English (en)
Inventor
Masayuki Kataoka
片岡 昌之
Katsuhiko Nishida
勝彦 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP15138990A priority Critical patent/JPH0443452A/ja
Publication of JPH0443452A publication Critical patent/JPH0443452A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御対象に接続される入出力ボードを実装可
能な複数の拡張スロットを備えた制御装置に関するもの
である。
〔従来の技術〕
近年、設備機器を自動化する場合には、コンピュータ等
の演算手段を備えた制御装置が多用されている。上記の
制御装置は、設備機器の大型化による制御対象の増大に
伴い、入出力ボード等の拡張ボードをより多く実装でき
ることが望ましいものになっている。
従って、制御装置には、例えば第7図に示すように、C
PUボードを実装可能なCPU用スロット32・・、ホ
ストコンピュータや他の制御装置との間でデータを送受
信する伝送用ボードを実装可能な伝送用スロット33・
33、および上記の入出力ボードを実装可能な入出力用
スロット34・・・である拡張スロットを備えたマザー
ボード31が用いられている。
上記の拡張スロットの入出力用スロット34・・・は、
デイジ−チェーン構造で接続されており、CPU用スロ
ット32・・に最短の入出力用スロット34・・・から
順に優先順位を持ってアクセスされるようになっている
。従来、上記の拡張スロット34・・・を備えた制御装
置は、入出力用スロット34・・・に装着された各入出
力ボードにアドレスナンバーであるIDナンバーを書き
込むようになっており、このIDナンバーを介して特定
の入出力用スロット34・・・をアクセスするようにな
っている。
例えばV M E (Versa Module Eu
rope)バス等のバス構造を有した拡張スロットを備
えた制御装置は、CPUボードと入出力ボードとの間で
割り込み制御が可能になっており、第8図に示すように
、入出力ボード38には、割り込み要求信号を発生する
割込発生回路36が設けられている。また、入出力ボー
ド38には、上述のIDナンバーを記憶すると共に入出
力ボードの種類を区別する識別信号を出力するIDg別
回路37も設けられている。
これにより、拡張スロットを備えた制御装置は、多くの
入出力ボード38が入出力用スロット34・・・に装着
された場合でも、IDナンバーにより特定の入出力ボー
ド38のみをアクセスすることが可能になっていると共
に、例えばホストコンピュータからIDナンバーを照会
することで入出力ボード380種類を確認できるように
なっている。
〔発明が解決しようとする課題〕
しかしながら、上記従来の拡張スロットを備えた制御装
置では、IDナンバーで入出力ボード38のアクセスや
識別を行うことが可能になっているが、入出力ボード3
8が実装されている位置を確認することができないとい
う問題を有している。
従って、入出力ボード38に異常が生じた場合には、異
常な入出力ボード38の実装位置を作業者が探し出した
後、更新や修理を行うことになり、制御装置を回復させ
る時間は、この実装位置を探し出す作業で遅延すること
が多くなっている。
特に、この回復時間の遅延は、入出力ボード38が分散
して多量に実装されている場合に顕著なものになってい
る。
また、異常時の対応は、入出力ボード38の実装位置を
予め確認し、IDナンバーと実装位置とを対応させてお
くことで迅速にすることも可能であるが、実装位置のi
!認は、作業者が行うためミスを生じ易く、作業者に余
計な負担をかけることになっている。
従って、本発明においては、入出力ボード38の実装位
置を容易且つ確実に確認することができる拡張スロ・ン
トを備えた制御装置を提供することを目的としている。
〔課題を解決するための手段〕
本発明に係る拡張スロットを備えた制御装置は、上記課
題を解決するために、入出力ボードを装着可能な装着手
段を有し、この装着手段を介して信号を送受信する複数
の拡張スロットを備えた制御装置において、 上記拡張スロットには、各拡張スロットの配役位置を特
定する位置識別手段である短絡されたコンタクトピンを
有する位置検出用コネクタが設けられ、入出力ボードに
は、システム電源の投入時およびCPUボードやホスト
コンピュータからのリセット信号の受信時に位置識別手
段から実装位置を示す位置信号を形成し、この位置信号
を装着手段を介して送信する位置信号形成手段であるI
Di別回路が設けられていることを特徴とし2ている。
[作 用] 上記の構成によれば、入出力ボードは、装着手段に装着
されることで、拡張スロットに実装されることになる。
この際、上記の拡張スロットには、各拡張スロットの配
設位置を特定する位置識別手段が設けられており、この
位置識別手段は、入出力ボードの位置信号形成手段に実
装位置を示す位置信号を形成させて拡張スロットを介し
て送信させることになる。従って、上記の位置信号を例
えばホストコンピュータで受信した場合には1.ホスト
コンピュータで拡張スロットに実装された入出力ボード
の実装位置を管理することが可能になり、実装位置の確
認を容易且つ確実に行うことが可能になる。
また、位置信号の送信は、システム電源の投入時および
リセット信号の受信時に行われるようになっている。従
って、この位置信号による実装位置の確認は、例えばシ
ステムが立ち上げられた後に設計仕様を変更する必要が
生じた場合でも、システムを作動させた状態で行うこと
が可能になり、リセット信号で実装位置を確認した場合
には、システムを停止させることで生じる弊害を防止す
ることが可能になる。
〔実施例〕
本発明の一実施例を第1図ないし第6図に基づいて説明
すれば、以下の通りである。
本実施例に係る拡張スロットを備えた制御装置は、第1
図に示すように、CPUボード12を実装可能なCPU
用スロット2・・およびホストコンピュータや他の制御
装置との間でデータを送受信する伝送用ボードを実装可
能な伝送用スロット3・3を備えたマザーボード1を有
しており、このマザーボード1には、入出力ボード8・
・・を実装可能な拡張スロットとしての入出力用スロッ
ト4・・・が設けられている。
上記のマザーボード1は、入出力用スロット4・・・を
デイジ−チェーン構造で接続させており、CPU用スロ
ット2・・に最短の入出力用スロット4・・・から順に
優先順位を持たせるようになっている。上記CPU用ス
ロット2・・に装着されるCPUボード12は、第2図
に示すように、入出力用スロット4にリセット信号を出
力するリセット出力回路13と、入出力ボード8からの
割込信号を受信する割込受信回路14とを有しており、
割込受信回路14が割込信号を受信することで各入出力
ボード8・・・から送信された後述の識別信号および位
置信号からなるステータス信号を基にしてIDナンバー
信号を出力するようになっている。
また、第1図に示すように、入出力用スロット4に装着
される入出力ボード8には、例えばリミットスイッチ等
の0N−OFF信号が入力される接点入力用、電磁バル
ブ等の駆動に0N−OFF信号を出力する接点出力用、
温度センサー等の電圧や電流が入力されるアナログ入力
用、およびサーボモータ等の駆動に電圧や電流を出力す
るアナログ出力用等の種類が準備されており、様々な制
御対象を有した設備機器は、各制御対象に最適な入出力
ボード8が選択されることで、必要最小限の入出力ボー
ド8で効率良く制御されるようになっている。
上記の入出力ボード8は、第3図に示すように、CPU
ボード12やホストコンピュータ等からのりセント信号
が入力される割込発生回路6およびID設定回路7を有
しており、割込発生回路6は、システム電源の投入時お
よびリセット信号の受信時に割込信号を出力するように
なっている。
そして、この割込発生回路6から出力される割込信号は
、CPUボード12から各入出力ボード8・・・に対応
したアドレスであるIDナンバーとなるIDナンバー信
号を出力させるようになっており、このIDナンバーは
、ID設定回路7に記憶されるようになっている。
上記のID設定回路7には、種別ID回路11が接続さ
れており、この種別ID回路11は、入出力ボード8の
種類に応じて例えば短絡状態が異なった配線パターンに
形成されている。そして、ID設定回路7は、リセット
信号の受信時およびシステム電源の投入時に種別ID回
路11の短絡状態から入出力ボード8の種類を判別し、
入出力ボード8の種類を示す識別信号を出力するように
なっている。
さらに、上記のID設定回路7は、入出力ボード8に設
けられた例えばDINコネクタ等のコネクタ8a・8b
に接続されており、一方のコネクタ8aは、第1図の入
出力用スロット4に配設された装着手段であるメインコ
ネクタ10に装着されるようになっている。また、他方
のコネクタ8bは、入出力用スロット4の下方に配設さ
れた位置識別手段である位置検出用コネクタ5に装着さ
れるようになっている。
上記の位置検出用コネクタ5は、第4図および第5図に
示すように、ソケットハウジング5bを有しており、こ
のソケットハウジング5bの底面には、一対のコンタク
トピン5a・・・が3列で配設されている。これらのコ
ンタクトピン5a・・・は、マサ−ボード1に貫設され
ており、このマザーボード1には、所定のコンタクトピ
ン5a・5a同士を短絡させる短絡線9・・・が形成さ
れている。尚、この短絡線9・・・は、短絡コネクタで
あっても良い。
また、上記の短絡線9・・・は、位置検出用コネクタ5
・・・間でそれぞれ異なった配置となるように形成され
ており、3列のコンタクトピン5a・5aにより8通り
の組み合わせで配置されるようになっている。これによ
り、ID設定回路7は、コンタクトピン5a・・・の短
絡状態を判別することで各入出力用スロット4・・・を
特定する位置信号を出力するようになっている。
上記の構成において、拡張スロットを備えた制御装置の
動作について以下に説明する。
各ボードが実装された状態でシステム電源が投入される
と、先ず、第1図の入出力用スロ・ント4・・・に装着
された入出力ボード8・・・の割込発生回路6から割込
信号が出力される。この割込信号は、CPU用スロット
2に装着されたCPUボード12に送信され、割込信号
を受信したCPUボード12は、CPU用スロット2か
ら最短の入出力用スロット4に装着された入出力ボード
8から順にアクセスを開始することになる。
上記のCPU用スロット2にアクセスされた入出力ボー
ド8は、種別ID回路11を基に例えば接点入力用やア
ナログ入力用等の種類を示す識別信号を出力する。この
識別信号は、CPUボード12に入力されると共に、伝
送用ボードを介してホストコンピュータにも入力され、
ホストコンピュータは、上記の識別信号によるデータを
各入出力ボード8・・・の管理情報として利用すること
になる。
また、ID設定回路7は、第5図に示した位置検出用コ
ネクタ5のコンタクトピン5a・・・の短絡状態から位
置信号を形成する。この位置信号は、識別信号が出力さ
れた後に続いて出力され、上記のCPUボード12およ
びホストコンピュータに入力されることになり、ホスト
コンピュータは、上記の位置信号を各入出力用スロット
4・・・に装着された入出力ボード8・・・の実装位置
の確認に利用することになる。
上記の識別信号および位置信号からなるステータス信号
を受信したCPUボード12は、ステータス信号を基に
してIDナンバー信号を送信する。このIDナンバー信
号は、アクセス中の入出力ボード8に受信され、ID設
定回路7でIDナンバーが記憶されることになる。そし
て、入出力ボード8は、以降のアクセスがこのIDナン
バーを介して行われることになる。
上記の入出力ボード8へのIDナンバーの書き込みが終
了すると、続いて、この入出力ボード8に隣接した入出
力ボード8のアクセスが開始され、ステータス信号の読
み込みおよびIDナン/s、?−の書き込みが行われる
ことになる。そして、このステータス信号の読み込みお
よびIDナンバーの書き込みは、入出力用スロット4・
・・に実装された全ての入出力ボード8・・・について
行われるまで繰り返されることになる。
また、′上記のステータス信号の読み込みおよびIDナ
ンバーの書き込みは、CPUボード12やホストコンピ
ュータからのリセット信号でも可能であり、このリセッ
ト信号による動作を以下に説明する。
第6図に示すように、CPUボード12やホストコンピ
ュータがリセット信号を出力すると、このリセット信号
を受信した各入出力ボード8・・・はID設定回路7に
記憶していたIDナンバーを消去することになる(Sl
)。そして、リセット信号の出力が解除されることで(
S2)、各入出力ボード8・・・は、割込発生回路6か
ら割込信号を出力することになる(S3)。この割込信
号は、CPU用スロット2に装着されたCPUボード1
2に送信され、割込信号を受信したCPUボード12は
、CPU用スロット2から最短の入出力用スロット4に
装着された入出力ボード8を°7クセスすることになる
(S4)。
上記のCPU用スロット2にアクセスされた入出力ボー
ド8は、識別信号および位置信号からなるステータス信
号を出力することになり、このステータス信号は、CP
Uボード12およびホストコンピュータに送信されるこ
とになる(S5)。
そして、CPUボード12またはホストコンピュータは
、上記のステータス信号を基にしてIDナンバー信号を
入出力ボード8に送信しくS6)、入出力ボード8は、
IDナンバーをID設定回路7で記憶することになる(
S7)。
上記の入出力ボード8へのIDナンバーの書キ込みが終
了すると、続いて、この入出力ボード8に隣接した入出
力ボード8のアクセスが開始され、ステータス信号の読
み込みおよびIDナンバーの書き込みが行われることに
なる。そして、このステータス信号の読み込みおよびI
Dナンバーの書き込みは、入出力用スロット4・・・に
実装された全ての入出力ボード8・・・がアクセスされ
るまで繰り返されることになる(S8)。
このように、本実施例に係る拡張スロットを備えた制御
装置は、入出力ボード8・・・側から実装位置を示す位
置信号を出力で′きるようになっており、この位置信号
を受信したホストコンピュータは、各入出力ボード8・
・・のIDナンバー、種類、および実装位置を管理でき
るようになっている。従って、例えば入出力ボード8に
異常が生じた場合、作業者は、ホストコンピュータで異
常な入出力ボード8の実装位置を確認してから修理を行
うことが可能になり、制御装置の回復に要する時間は、
実装位置の確認作業を省略することができるため短縮化
することが可能になる。また、実装位置の確認作業は、
識別信号を受信したホストコンピュータで行えるため容
易且つ確実なものになる。
さらに、ステータス信号に対応したIDナンバーの設定
は、システム電源の投入に加えて、CPUボード12や
ホストコンピュータからのリセット信号で再設定するこ
とも可能になっている。従って、このリセット信号によ
る再設定は、例えばシステムが立ち上げられた後に設計
仕様を変更する必要が生じた場合でも、システムを作動
させた状態で入出力ボード8・・・の種類や実装位置を
変更することが可能になり、システムを停止させること
で生じる弊害を防止することが可能になる。
〔発明の効果〕
本発明に係る拡張スロットを備えた制御装置は、以上の
ように、拡張スロットに各拡張スロットの配設位置を特
定する位置識別手段が設けられ、入出力ボードにシステ
ム電源の投入時お゛よびリセット信号の受信時に位置識
別手段から実装位置を示す位置信号を形成し、装着手段
を介して送信する位置信号形成手段が設けられている構
成である。
これにより、拡張スロットの位置識別手段が入出力ボー
ドの位置信号形成手段に実装位置を示す位置信号を形成
させて拡張スロットを介して送信させることで、この位
置信号による実装位置を例えばホストコンピュータで管
理することが可能になり、実装位置の確認を容易且つ確
実に行うことが可能になる。
また、位置信号の送信がシステム電源の投入時およびリ
セット信号の受信時に行われることで、例えばシステム
が立ち上げられた後に設計仕様を変更する必要が生じた
場合でも、実装位置の確認をシステムを作動させた状態
で行うことが可能になり、システムを停止させることで
生じる弊害を防止することが可能になるという効果を奏
する。
【図面の簡単な説明】
第1図ないし第6図は、本発明の一実施例を示すもので
ある。 第1図は、マザーボードを平面から見た状態を示す説明
図である。 第2図は、CPUボードの概略構成図である。 第3図は、入出力ボードの概略構成図である。 第4図は、マザーボードに実装された位置検出用コネク
タの断面図である。 第5図は、コンタクトピンの短絡状態を示す説明図であ
る。 第6図は、リセット信号による制御装置の動作を示すフ
ローチャートである。 第7図および第8図は、従来例を示すものである。 第7図は、マザーボードを平面から見た状態を示す説明
図である。 第8図は、入出力ボードの概略構成図である。 1はマザーボード、2はCPU用スロット、3は伝送用
スロット、4は入出力用スロット(拡張スロット)、5
は位置検出用コネクタ(位置識別手段)、6は割込発生
回路、7はID設定回路(位置信号形成手段)、8は入
出力ボード、9は短絡線(位置識別手段)、10はメイ
ンコネクタ(装着手段)、11は種別ID回路、12は
CPUボード、13はリセット出力回路、14は割込受
信回路である。 特許出願人     日新電機 株式会社第 図 第 図 一’349− 第 図

Claims (1)

  1. 【特許請求の範囲】 1、入出力ボードを装着可能な装着手段を有し、この装
    着手段を介して信号を送受信する複数の拡張スロットを
    備えた制御装置において、 上記拡張スロットには、各拡張スロットの配設位置を特
    定する位置識別手段が設けられ、入出力ボードには、シ
    ステム電源の投入時およびリセット信号の受信時に位置
    識別手段から実装位置を示す位置信号を形成し、装着手
    段を介して送信する位置信号形成手段が設けられている
    ことを特徴とする拡張スロットを備えた制御装置。
JP15138990A 1990-06-08 1990-06-08 拡張スロットを備えた制御装置 Pending JPH0443452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15138990A JPH0443452A (ja) 1990-06-08 1990-06-08 拡張スロットを備えた制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15138990A JPH0443452A (ja) 1990-06-08 1990-06-08 拡張スロットを備えた制御装置

Publications (1)

Publication Number Publication Date
JPH0443452A true JPH0443452A (ja) 1992-02-13

Family

ID=15517517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15138990A Pending JPH0443452A (ja) 1990-06-08 1990-06-08 拡張スロットを備えた制御装置

Country Status (1)

Country Link
JP (1) JPH0443452A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205217A (ja) * 2009-03-06 2010-09-16 Fujitsu Ltd 情報処理装置、識別情報設定プログラム、識別情報設定方法
JP2019046098A (ja) * 2017-08-31 2019-03-22 旭化成エレクトロニクス株式会社 デバイス、システム、設定方法、およびプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205217A (ja) * 2009-03-06 2010-09-16 Fujitsu Ltd 情報処理装置、識別情報設定プログラム、識別情報設定方法
JP2019046098A (ja) * 2017-08-31 2019-03-22 旭化成エレクトロニクス株式会社 デバイス、システム、設定方法、およびプログラム

Similar Documents

Publication Publication Date Title
US5203004A (en) Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
US20100103627A1 (en) Pluggable bases with different levels of redundancy
JP4784759B2 (ja) Plc装置
JPS6346455B2 (ja)
JPH0443452A (ja) 拡張スロットを備えた制御装置
US20240103498A1 (en) Systems and methods of remotely controlling channel resets for input/output modules of industrial systems
JPH0476653A (ja) 拡張スロットを備えた制御装置
US11227092B2 (en) Main board with integrated trusted platform module for a computer device and method for producing a main board with integrated trusted platform module
JPH0738179B2 (ja) 制御装置
JPH08125361A (ja) 活性挿抜可能なプリント基板
US10917252B2 (en) Implementing a diagnosis capability of a nonautomotive controller in an automotive environment
JP5278267B2 (ja) エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法
JP5120374B2 (ja) 監視装置
JP5061860B2 (ja) 実装回路及び半導体試験装置
US6499071B1 (en) Interconnection system
KR100835642B1 (ko) 릴레이 제어 카드
KR101091550B1 (ko) 분산형 프로그래밍 시스템
JPH02135589A (ja) Icカードシステム
JPH0696812A (ja) 誤接続検出装置
JPH05133994A (ja) 活性挿抜プリント板ユニツトの誤データ発生防止方式
JPH10177080A (ja) 回路基板構造
JP2830486B2 (ja) 通信装置
CN116974959A (zh) 读取受基板管理控制器监测的待监测装置的方法
CN114168070A (zh) 存储设备、主从确定方法及存储介质
JPH08146073A (ja) 印刷装置における電子回路基板の実装確認方法