CN114168070A - 存储设备、主从确定方法及存储介质 - Google Patents

存储设备、主从确定方法及存储介质 Download PDF

Info

Publication number
CN114168070A
CN114168070A CN202111246671.2A CN202111246671A CN114168070A CN 114168070 A CN114168070 A CN 114168070A CN 202111246671 A CN202111246671 A CN 202111246671A CN 114168070 A CN114168070 A CN 114168070A
Authority
CN
China
Prior art keywords
controller
target
place
controllers
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111246671.2A
Other languages
English (en)
Inventor
陈江
王超
韩舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111246671.2A priority Critical patent/CN114168070A/zh
Publication of CN114168070A publication Critical patent/CN114168070A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明公开了一种存储设备、主从确定方法及存储介质，适用于存储设备技术领域。该存储设备包括至少两个控制器以及至少一个背板，各控制器通过连接端与背板连接；连接端包括第一类连接端和第二类连接端；第一类连接端，用于确定各控制器在背板上的在位标识；第二类连接端，用于确定至少两个控制器中的主控制器。采用该存储设备当主控制器不在位或者出现故障的情况下，可以利用从其他控制器中再次确定主控制器，从而保证存储设备可以正常工作。避免了主控制器出现故障以后，影响存储系统正常工作。从而解决了现有技术中单个控制器损坏，可能影响存储设备的不能正常工作的问题。

Description

存储设备、主从确定方法及存储介质
技术领域
本发明涉及存储设备技术领域，具体涉及一种存储设备、主从确定方法及存储介质。
背景技术
控制器在存储设备中发挥着非常重要的作用。控制器是一台控制着存储阵列的设备，控制器将多个存储区域整合起来，作为一个存储区域提供给服务器。
最早的存储设备只有单个控制器，如果单个的控制器坏了，那么存储设备的整个业务都会因此停顿。因此，如何解决单个控制器损坏可能会影响存储设备正常工作的问题，成为了重点工作。
发明内容
有鉴于此，本发明实施例提供了一存储设备、主从确定方法及存储介质，以解决单个控制器损坏，可能影响存储设备的整个业务正常工作的问题。
根据第一方面，本发明实施例提供了一种存储设备，该存储设备包括至少两个控制器以及至少一个背板，各控制器通过连接端与背板连接；连接端包括第一类连接端和第二类连接端；第一类连接端，用于确定各控制器在背板上的在位标识；第二类连接端，用于确定至少两个控制器中的主控制器。
在本申请实施例中，存储设备包括至少两个控制器以及至少一个背板，各控制器通过连接端与背板连接；连接端包括第一类连接端和第二类连接端；第一类连接端，用于确定各控制器在背板上的在位标识；第二类连接端，用于确定至少两个控制器中的主控制器。上述存储设备可以从至少两个控制器中确定一个控制器作为主控制器，当主控制器在位且正常工作的情况下，其他控制器处于备选状态。当主控制器不在位或者出现故障的情况下，可以利用从其他控制器中再次确定主控制器，从而保证存储设备可以正常工作。避免了主控制器出现故障以后，影响存储系统正常工作。从而解决了现有技术中单个控制器损坏，可能影响存储设备的不能正常工作的问题。
结合第一方面，在第一方面第一实施方式中，第一类连接端包括多个第一子连接端和一个目标子连接端；第一子连接端，用于连接第一支路以及第二支路，第一支路与第一电源连接，第二支路与背板连接；目标子连接端，与背板上在位标识端连接，用于确定控制器在背板上的在位标识。
在本申请实施例中，第一子连接端，用于连接第一支路以及第二支路，第一支路与第一电源连接，第二支路与背板连接，从而为各控制器中的第一支路提供电能，保证控制器正常工作。目标子连接端，与背板上在位标识端连接，用于确定控制器在背板上的在位标识。根据各控制器的在位标识可以确定控制器在背板的位置，进而可以保证多个控制器之间协调工作。
结合第一方面第一实施方式，在第一方面第二实施方式中，背板包括与控制器一一对应的槽位以及与槽位对应的第一连接器，控制器具有与第一连接器适配的第二连接器；目标子连接端通过第二连接器以及第一连接器与背板上的在位标识端连接；第二类连接端通过第二连接器以及第一连接器与背板的通信支路连接。
在本申请实施例中，背板和控制器通过第一连接器和第二连接器相连，从而可以保证背板和控制器之间的连接正常，目标子连接端通过第二连接器以及第一连接器与背板上的在位标识端连接，从而可以保证目标子连接端和在位标识端之间的连接正常。第二类连接端通过第二连接器以及第一连接器与背板的通信支路连接，保证各控制器之间可以进行信号传递，保证多个控制器之间协调工作。
结合第一方面第一实施方式，在第一方面第三实施方式中，在位标识端与接地端连接，第一支路通过第一电阻与第一电源连接。
在本申请实施例中，在位标识端与接地端连接，从而可以使得目标子连接端可以基于接地端传输低电平信号，从而确定各控制器在背板的在位标识。第一支路通过第一电阻与第一电源连接，第一电阻可以保护第一支路，避免第一支路电流过大而损坏。
结合第一方面第二实施方式，在第一方面第四实施方式中，第二类连接端包括多个信号传输端；各信号传输端通过第二连接器以及第一连接器与背板的上多个通信支路一一对应连接。
在本申请实施例中，第二类连接端包括多个信号传输端；各信号传输端通过第二连接器以及第一连接器与背板的上多个通信支路一一对应连接，从而可以保证各信号传输端传输的信号不同，根据不同的信号进行多个控制器之间的信号传递，实现多个控制器之间的协作。
结合第一方面第二实施方式，在第一方面第五实施方式中，通信支路通过第二电阻与第二电源相连。
在本申请实施例中，通信支路通过第二电阻与第二电源相连，第二电阻可以保证通信支路，避免通信支路电流过大而损坏。
根据第二方面，本发明实施例提供了一种主从确定方法，该方法应用于第一方面任一的存储设备，该方法包括：确定各控制器的优先级，根据优先级确定第一目标控制器；检测第一目标控制器是否在位；若第一目标控制器在位，则控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号；第一目标信号用于表征第一目标控制器为主控制器。
在本申请实施例中，控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号，检测第一目标控制器是否在位。若第一目标控制器在位，则控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号；第一目标信号用于表征第一目标控制器为主控制器。从而可以保证在第一目标控制器在位的情况下，将其设定为主控制器，避免了在第一目标控制器不在位的情况下，将其设定为主控制器，影响存储设备的正常工作。此外，控制第一目标控制器向其他控制器发送第一目标信号。可以保证其他控制器获取到第一目标控制器为主控制器的信号，避免多台控制器为主控制器，造成设备损坏。
结合第二方面，在第二方面第一实施方式中，该方法还包括：若第一目标控制器不在位，则根据优先级，确定第二目标控制器；检测第二目标控制器是否在位；若第二目标控制器在位，则控制第二目标控制器为主控制器，并控制第二目标控制器向其他控制器发送第二目标信号；第二目标信号用于表征第二目标控制器为主控制器。
在本申请实施例中，在第一目标控制器不在位，且第二目标控制器在位的情况下，将其设定为主控制器，避免了在第二目标控制器不在位的情况下，将其设定为主控制器，影响存储设备的正常工作。此外，控制第二目标控制器向其他控制器发送第二目标信号。可以保证其他控制器获取到第二目标控制器为主控制器的信号，避免多台控制器为主控制器，造成设备损坏。
结合第二方面，在第二方面第二实施方式中，检测第一目标控制器是否在位，包括：检测第一目标控制器是否基于目标子连接端输出在位信号。
在本申请实施例中，检测第一目标控制器是否基于目标子连接端输出在位信号，从而可以保证的得到第一目标控制器是否在为信息的准确性。
根据第三方面，本发明实施例提供了一种主从确定装置，该装置包括：
第一确定模块，用于确定各控制器的优先级，根据优先级确定第一目标控制器；
第一检测模块，用于检测第一目标控制器是否在位；
第一控制模块，用于在第一目标控制器在位的情况下，控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号；第一目标信号用于表征第一目标控制器为主控制器。
结合第三方面，在第三方面第一实施方式中，上述主从确定装置，还包括：
第二确定模块，用于在第一目标控制器不在位的情况下，根据优先级，确定第二目标控制器；
第二检测模块，用于检测第二目标控制器是否在位；
第二控制模块，用于在第二目标控制器在位的情况下，控制第二目标控制器为主控制器，并控制第二目标控制器向其他控制器发送第二目标信号；第二目标信号用于表征第二目标控制器为主控制器。
根据第四方面，本发明实施例提供了一种计算机可读存储介质，计算机可读存储介质存储计算机指令，计算机指令用于使计算机执行第二方面或者第二方面的任意一种实施方式中的主从确定方法。
根据第五方面，本发明实施例提供了一种计算机程序产品，计算机程序产品包括存储在计算机可读存储介质上的计算机程序，计算机程序包括程序指令，当程序指令被计算机执行时，使计算机执行第二方面或者第二方面的任意一种实施方式中的主从确定方法。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了一个实施例中存储设备的结构示意图；
图2示出了另一个实施例中存储设备的结构示意图；
图3示出了另一个实施例中存储设备的结构示意图；
图4示出了另一个实施例中存储设备的结构示意图；
图5示出了另一个实施例中主从确定方法的步骤流程图；
图6示出了另一个实施例中主从确定方法的步骤流程图；
图7示出了另一个实施例中主从确定装置的结构框图；
图8示出了一个实施例中主从确定装置的结构框图。
附图标记说明：
01、控制器；
02、背板；
011、第一类连接端；
012、第二类连接端；
013、第二连接器
0111、第一子连接端；
0112、目标子连接端；
014、第一电阻；
015、第一电源；
021、在位标识端；
022、槽位；
023、第一连接器；
024、第二电阻；
025、第二电源；
026、接地端。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本申请一个实施例中，提供了一种存储设备，如图1所示，存储设备包括至少两个控制器01以及至少一个背板02，各控制器01通过连接端与背板02连接；连接端包括第一类连接端011和第二类连接端012；
第一类连接端011，用于确定各控制器01在背板02上的在位标识。
第二类连接端012，用于确定至少两个控制器01中的主控制器。
具体地，第一类连接端011和第二类连接端012的类型可以相同，也可以不相同。其中，第一类连接端011和第二类连接端012可以是管脚，也可以是其他连接端，本申请对第一类连接端011和第二类连接端012的类型不做具体限定。
在本申请实施例中，第一类连接端001与背板02相连，根据第一类连接端011输出的信号，可以确定各控制器01在背板02上的在位标识。第二类连接端012可以通过背板02上的通信之路相互连接，各控制器01可以根据第二类连接端012实现信号的输入和输出，并根据信号的输入和输出确定至少两个控制器01中的主控制器。
示例性的，如图2所示，四个控制器插在同一个背板上，背板上不同的槽位有不同的标识信号，控制器可通过槽位标识信号识别当前插入的槽位。为方便描述，依次将控制器定义为ABCD。ABCD四个控制器通过背板上的四根信号线互连，信号线数量与控制器的数量相同。信号线在背板上做上拉处理，所述信号线用于传输各控制器的在位信号；上述信号是双向信号，即：即可做为控制器的输入，也可以做为控制器的输出信号。其中，主从控制器的确定策略为，按照固定的顺序(ABCD)确定主从控制器，A控默认为主控制器；A不在位，则B控为主控；AB均不在位，则C为主控；ABC均不在位，则D控为主控。
在本申请实施例中，各控制器01可以完成相同的工作，但是为了保证存储设备正常工作，可以从至少两个控制器01中确定一个控制器01作为主控制器，当主控制器在位且正常工作的情况下，其他控制器01处于备选状态。当主控制器不在位或者出现故障的情况下，可以利用从其他控制器01中再次确定主控制器，从而保证存储设备可以正常工作。避免了主控制器出现故障以后，影响存储系统正常工作。从而解决了现有技术中单个控制器01损坏，可能影响存储设备的不能正常工作的问题。
在本申请一个可选的实施例中，如图3所示，第一类连接端011包括多个第一子连接端0111和一个目标子连接端0112。
第一子连接端0111，用于连接第一支路以及第二支路，第一支路与第一电源015连接，第二支路与背板02连接。
在本申请一个可选的实施方式，第一支路通过第一电阻014与第一电源015连接。
目标子连接端0112，与背板02上在位标识端021连接，用于确定控制器01的在背板02上的在位标识。
其中，需要说明的是，在各控制器01中，目标子连接端0112在第一类连接端011中的位置可以不同。
示例性的，假设在第一个控制器01中，目标子连接端0112为第一类连接端011中的第一个连接端；在第二个控制器01中，目标子连接端0112为第一类连接端011中的第二个连接端。
在本申请实施例中，目标子连接端0112连接第一支路，第一支路通过第一电阻014与第一电源015相连。
其中，第一电阻的阻值可以4.7k，也可以是其他数值。第一电源的电压可以为3.3V，也可以是其他数值。
在本申请一个可选的实施方式，在位标识端021与接地端026连接。
具体地，各控制器01中第一类连接端011的第一子连接端0111连接第一支路，第一支路通过第一电阻014与第一电源015连接，从而使得控制器01可以基于第一子连接端0111输出高电平信号。各控制器01中第一类连接端011的目标子连接端0112与背板02上在位标识端021，位标识端与接地端026连接，从而使得各控制器01可以基于目标子连接端0112输出低电平信号。根据各控制器01输出的高电平信号和低电平信号确定各控制器01在背板02上的在位标识。
在本申请实施例中，第一类连接端011包括多个第一子连接端0111和一个目标子连接端0112。第一子连接端0111，用于连接第一支路以及第二支路，第一支路与第一电源015连接，第二支路与背板02连接。目标子连接端0112，与背板02上在位标识端021连接，用于确定控制器01的在背板02上的在位标识。从而可以使得各控制器01中的第一类连接端011基于第一子连接端0111目标子连接端0112输出不同的信号，基于不同的信号，确定各控制器01在背板02上在位标识。
在本申请一个可选的实施例中，如图3所示，背板02包括与控制器01一一对应的槽位022以及与槽位022对应的第一连接器023，控制器01具有与第一连接器023适配的第二连接器013；
目标子连接端0112通过第二连接器013以及第一连接器023与背板02上的在位标识端021连接；
第二类连接端012通过第二连接器013以及第一连接器023与背板02的通信支路连接。
在一种可选的实施方式中，第二类连接端012包括多个信号传输端；各信号传输端通过第二连接器013以及第一连接器023与背板02的上多个通信支路一一对应连接。通信支路通过第二电阻024与第二电源025相连。
其中，第二电阻的阻值可以1k，也可以是其他数值。第二电源的电压可以为3.3V，也可以是其他数值。
具体地，各控制器01中的第一类连接端011中的目标子连接端0112通过第二连接器013、第一连接器023以及背板02上的在位标识端021与背板02上的接地端026相连，从而使得各控制器01中的目标子连接端0112输出低电平信号。
各控制器01中的第二类连接端012中包括多个信号传输端通过第二连接器013以及第一连接器023与背板02的上多个通信支路一一对应连接。其中，各通信支路传输的信号不同。不同的传输信号用于确定各至少两个控制器01中的主控制器。
在本申请实施例中，背板02包括与控制器01一一对应的槽位022以及与槽位022对应的第一连接器023，控制器01具有与第一连接器023适配的第二连接器013；目标子连接端0112通过第二连接器013以及第一连接器023与背板02上的在位标识端021连接，使得各控制器01可以基于目标子连接端0112以及在位标识端021确定各控制器01在背板02的位置标识。第二类连接端012通过第二连接器013以及第一连接器023与背板02的通信支路连接。从而使得各控制器01可以基于第二类连接端012以及通信支路传输信号，从而确定至少两个控制器01中的主控制器。
如图4所示，为了更好地理解本申请提供的存储设备，本申请实施例以图4为例，进行详细介绍。
存储设备中的各控制器主板相关硬件设计如下(每个控制器的硬件设计都是完全相同的)。控制器主板上使用了CPLD，可以编程实现多种功能；CPLD一般指复杂可编程逻辑器件，CPLD主要由逻辑块、可编程互连通道和I/O块三部分构成。
定义CPLD的四个管脚为第一类连接端，其用作控制器的槽位识别信号，用于识别当前控制器插入的背板槽位，为方便描述，依次定义四个管脚为p1，p2、p3、p4；p1，p2、p3、p4在控制器主板上做上拉处理，即通过4.7K电阻连接到3.3V电源，同时，p1，p2、p3、p4四个管脚也连接到与背板对接的连接器上。
定义CPLD上的另外四个管脚为第二类连接端，其用做与其它三个控制器互连，用于传输各控制器的在位信号；为方便描述，依次定义四个管脚为p11，p12、p13、p14；p11，p12、p13、p14四个管脚连接到与背板对接的连接器上。
背板上有四个槽位可以插入四个控制器，控制器主板的CPLD的四个管脚p1，p2、p3、p4对应的信号线引入到背板后，在不同的背板槽位有不同的处理方式，槽位A，将p1对应信号线做接地处理，其它信号线悬空；槽位B，将p2对应信号线做接地处理，其它信号线悬空，槽位C，将p3对应信号线做接地处理，其它信号线悬空，槽位D，将p4对应信号线做接地处理，其它信号线悬空，这样控制器主板上的CPLD就可以根据p1，p2、p3、p4四个管脚的电平状态确定当前插入的背板槽位。
背板上将与主板CPLD的p11，p12、p13、p14四个管脚对应的信号做上拉处理，即通过1K电阻连接到3.3V电源；同时，背板上，将ABCD四个槽位上的与主板CPLD的p11，p12、p13、p14四个管脚对应的信号连接在一起；为方便描述，定义与p11，p12、p13、p14四个管脚对应的信号线分别为signal_A、signal_B、signal_C、signal_D。
其中，如果CPLD检测到当前插入的是背板的A槽位，则CPLD将signal_A设置为输出信号，输出低电平；同时，将signal_B、signal_C、signal_D设置为输入信号；控制器通过signal_B、signal_C、signal_D的电平状态可判断其它三个控制器的在位状态；同理，B控制器、C控制器和D控制器也可获取其它三个控制器的在位状态。
在本申请一个实施例中，提供了一种主从确定方法，该主从确定方法适用于上述实施例中提供的存储设备，如图5所示，以该方法应用于存储设备中的控制器为例进行说明，其中，该主从确定方法可以包括以下步骤：
501，确定各控制器的优先级，根据优先级确定第一目标控制器。
其中，优先级可以是用户根据各控制器的使用情况进行设置，并输入控制器的。其中，优先级可以按照顺序进行设定，也可以倒序进行设定，本申请实施例对优先级的设定不做具体限定。
具体地，各控制器可以根据优先级，确定各控制器中的第一目标控制器。
502，检测第一目标控制器是否在位。
具体地，控制器根据是否接收到第一目标控制器传输的在位信号检测第一目标控制器是否在位。
在本申请一个实施例中，控制器可以检测第一目标控制器是否基于目标子连接端输出在位信号，检测第一目标控制器是否在位。
503，若第一目标控制器在位，则控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号。
其中，第一目标信号用于表征第一目标控制器为主控制器。
具体地，若接收到第一目标控制器传输的在位信号，则确定第一目标控制器在位，控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号。
在本申请实施例中，控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号，检测第一目标控制器是否在位。若第一目标控制器在位，则控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号；第一目标信号用于表征第一目标控制器为主控制器。从而可以保证在第一目标控制器在位的情况下，将其设定为主控制器，避免了在第一目标控制器不在位的情况下，将其设定为主控制器，影响存储设备的正常工作。此外，控制第一目标控制器向其他控制器发送第一目标信号。可以保证其他控制器获取到第一目标控制器为主控制器的信号，避免多台控制器为主控制器，造成设备损坏。
在本申请一个实施例中，如图6所示，上述主从确定方法，还可以包括如下步骤：
601，若第一目标控制器不在位，则根据优先级，确定第二目标控制器。
其中，优先级可以是用户根据各控制器的使用情况进行设置，并输入控制器的。其中，优先级可以按照顺序进行设定，也可以倒序进行设定，本申请实施例对优先级的设定不做具体限定。
具体地，在第一目标控制器不在位的情况下，控制器可以根据优先级，确定各控制器中的第二目标控制器。
602，检测第二目标控制器是否在位。
具体地，控制器根据是否接收到第二目标控制器传输的在位信号检测第二目标控制器是否在位。
603，若第二目标控制器在位，则控制第二目标控制器为主控制器，并控制第二目标控制器向其他控制器发送第二目标信号。
其中，第二目标信号用于表征第二目标控制器为主控制器。
具体地，若接收到第二目标控制器传输的在位信号，则确定第二目标控制器在位，控制第二目标控制器为主控制器，并控制第二目标控制器向其他控制器发送第二目标信号。
在本申请实施例中，在第一目标控制器不在位，且第二目标控制器在位的情况下，将其设定为主控制器，避免了在第二目标控制器不在位的情况下，将其设定为主控制器，影响存储设备的正常工作。此外，控制第二目标控制器向其他控制器发送第二目标信号。可以保证其他控制器获取到第二目标控制器为主控制器的信号，避免多台控制器为主控制器，造成设备损坏。
相应地，请参考图7，本发明实施例提供一种主从确定装置700，该装置包括：
第一确定模块710，用于确定各控制器的优先级，根据优先级确定第一目标控制器；
第一检测模块720，用于检测第一目标控制器是否在位；
第一控制模块730，用于在第一目标控制器在位的情况下，控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号；第一目标信号用于表征第一目标控制器为主控制器。
在本申请一个实施例中，如图8所示，上述主从确定装置700，还包括：
第二确定模块740，用于在第一目标控制器不在位的情况下，根据优先级，确定第二目标控制器；
第二检测模块750，用于检测第二目标控制器是否在位；
第二控制模块760，用于在第二目标控制器在位的情况下，控制第二目标控制器为主控制器，并控制第二目标控制器向其他控制器发送第二目标信号；第二目标信号用于表征第二目标控制器为主控制器。
在本申请一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：确定各控制器的优先级，根据优先级确定第一目标控制器；检测第一目标控制器是否在位；若第一目标控制器在位，则控制第一目标控制器为主控制器，并控制第一目标控制器向其他控制器发送第一目标信号；第一目标信号用于表征第一目标控制器为主控制器。
在本申请一个实施例中，计算机程序被处理器执行时实现以下步骤：若第一目标控制器不在位，则根据优先级，确定第二目标控制器；检测第二目标控制器是否在位；若第二目标控制器在位，则控制第二目标控制器为主控制器，并控制第二目标控制器向其他控制器发送第二目标信号；第二目标信号用于表征第二目标控制器为主控制器。
在本申请一个实施例中，计算机程序被处理器执行时实现以下步骤：检测第一目标控制器是否基于目标子连接端输出在位信号。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random AccessMemory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种存储设备，其特征在于，所述存储设备包括至少两个控制器以及至少一个背板，各所述控制器通过连接端与所述背板连接；所述连接端包括第一类连接端和第二类连接端；
所述第一类连接端，用于确定各所述控制器在所述背板上的在位标识；
所述第二类连接端，用于确定所述至少两个控制器中的主控制器。
2.根据权利要求1所述的设备，其特征在于，所述第一类连接端包括多个第一子连接端和一个目标子连接端；
所述第一子连接端，用于连接第一支路以及第二支路，所述第一支路与第一电源连接，所述第二支路与所述背板连接；
所述目标子连接端，与所述背板上在位标识端连接，用于确定所述控制器在所述背板上的在位标识。
3.根据权利要求2所述的设备，其特征在于，所述背板包括与所述控制器一一对应的槽位以及与所述槽位对应的第一连接器，所述控制器具有与所述第一连接器适配的第二连接器；
所述目标子连接端通过所述第二连接器以及所述第一连接器与所述背板上的在位标识端连接；
所述第二类连接端通过所述第二连接器以及所述第一连接器与所述背板的通信支路连接。
4.根据权利要求2所述的设备，其特征在于，所述在位标识端与接地端连接，所述第一支路通过第一电阻与所述第一电源连接。
5.根据权利要求3所述的设备，其特征在于，所述第二类连接端包括多个信号传输端；
各所述信号传输端通过所述第二连接器以及所述第一连接器与所述背板的上多个所述通信支路一一对应连接。
6.根据权利要求3所述的设备，其特征在于，所述通信支路通过第二电阻与第二电源相连。
7.一种主从确定方法，其特征在于，所述方法应用于权利要求1-6任一所述的存储设备，所述方法包括：
确定各控制器的优先级，根据所述优先级确定第一目标控制器；
检测所述第一目标控制器是否在位；
若所述第一目标控制器在位，则控制所述第一目标控制器为主控制器，并控制所述第一目标控制器向其他控制器发送第一目标信号；所述第一目标信号用于表征所述第一目标控制器为主控制器。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
若所述第一目标控制器不在位，则根据所述优先级，确定第二目标控制器；
检测所述第二目标控制器是否在位；
若所述第二目标控制器在位，则控制所述第二目标控制器为主控制器，并控制所述第二目标控制器向其他控制器发送第二目标信号；所述第二目标信号用于表征所述第二目标控制器为主控制器。
9.根据权利要求7所述的方法，其特征在于，所述检测所述第一目标控制器是否在位，包括：
检测所述第一目标控制器是否基于目标子连接端输出在位信号。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使所述计算机执行权利要求7-9中任一项所述的主从确定方法。
CN202111246671.2A 2021-10-26 2021-10-26 存储设备、主从确定方法及存储介质 Withdrawn CN114168070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111246671.2A CN114168070A (zh) 2021-10-26 2021-10-26 存储设备、主从确定方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111246671.2A CN114168070A (zh) 2021-10-26 2021-10-26 存储设备、主从确定方法及存储介质

Publications (1)

Publication Number Publication Date
CN114168070A true CN114168070A (zh) 2022-03-11

Family

ID=80477341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111246671.2A Withdrawn CN114168070A (zh) 2021-10-26 2021-10-26 存储设备、主从确定方法及存储介质

Country Status (1)

Country Link
CN (1) CN114168070A (zh)

Similar Documents

Publication Publication Date Title
US8935437B2 (en) Peripheral component health monitoring apparatus
US20080133165A1 (en) Test apparatus and device interface
US8015321B2 (en) Computer, IO expansion device and method for recognizing connection of IO expansion device
CN112527582A (zh) 服务器线缆的检测方法、检测装置、检测设备及存储介质
CN103530215B (zh) 一种内部集成电路主机的自检方法、装置及主机
US20060087975A1 (en) Methods and systems for providing redundancy protection in a Y-cable-based signal transmitter arrangement
CN107357991A (zh) 一种redriver芯片参数配置结构及方法
CN107818032A (zh) 一种主板、信息打印方法、系统、装置及存储介质
CN111176913A (zh) 一种检测服务器中Cable Port的电路和方法
CN112380066B (zh) 一种基于国产平台的服务器维护调试装置及服务器
CN109947078A (zh) 故障注入单元及其板卡、实时故障注入方法、装置和设备
CN106324420B (zh) 一种显示故障检测方法
CN114168070A (zh) 存储设备、主从确定方法及存储介质
CN115480975A (zh) 接线检查方法及装置
US20070204088A1 (en) Modularized circuit board bus connection control method and system
CN100523841C (zh) 板间连接故障检测方法及单板与背板的插座结构
US20040162927A1 (en) High speed multiple port data bus interface architecture
US9058294B2 (en) Programmable logic controller
CN110414278A (zh) 一种bmc固件信息的数据访问系统及方法
CN220604014U (zh) 升级模组和升级系统
US8443236B2 (en) Test apparatus for testing an information processing apparatus
CN112415296B (zh) 测试设备和测试系统
KR102131194B1 (ko) 이더넷 장애감지장치
CN112540884A (zh) 热备份效果检测方法、装置、系统和计算机可读介质
CN115994059A (zh) 板卡在位检测电路和检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220311