JPS60201272A - 異常検出方式 - Google Patents
異常検出方式Info
- Publication number
- JPS60201272A JPS60201272A JP59057674A JP5767484A JPS60201272A JP S60201272 A JPS60201272 A JP S60201272A JP 59057674 A JP59057674 A JP 59057674A JP 5767484 A JP5767484 A JP 5767484A JP S60201272 A JPS60201272 A JP S60201272A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- data
- abnormality
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ１発明の技術分野
本発明は集積回路により構成された装置に係り、特に複
数の大規模集積回路中の異常発生集積回路を分離検出す
る技術に関する。
数の大規模集積回路中の異常発生集積回路を分離検出す
る技術に関する。
（ｂ）技術の背景
近年、回路の大規模集積化が進むと共に、その障害対策
が益々重要になっている。特に大規模集積化によって、
１個の集積回路が比較的に高価になると、以前のように
例えばプリント板単位で障害位置を決定するのでは不充
分で、集積回路単位の分離が必要とされる。 □ （Ｃ１従来技術と問題点 従来、集積回路間のデータ転送においては、例えば第１
図に示すように、集積回路１０の論理回路１１からドラ
イバ１２及び集積回路１３のレシーバ１４を経て論理回
路１５にデータを転送する場合に、送出側では論理回路
１１で送出データに例えばパリティ・ビットを付加し、
受信側集積回路１３の検査回路１６により受信データの
異常を検出することが行われていた。
が益々重要になっている。特に大規模集積化によって、
１個の集積回路が比較的に高価になると、以前のように
例えばプリント板単位で障害位置を決定するのでは不充
分で、集積回路単位の分離が必要とされる。 □ （Ｃ１従来技術と問題点 従来、集積回路間のデータ転送においては、例えば第１
図に示すように、集積回路１０の論理回路１１からドラ
イバ１２及び集積回路１３のレシーバ１４を経て論理回
路１５にデータを転送する場合に、送出側では論理回路
１１で送出データに例えばパリティ・ビットを付加し、
受信側集積回路１３の検査回路１６により受信データの
異常を検出することが行われていた。
この方法によれば、不良データの使用を避ける目的は達
成されるが、その異常を発生した原因の所在が、送出側
か受信側かを識別することはできない。
成されるが、その異常を発生した原因の所在が、送出側
か受信側かを識別することはできない。
このような場合には、該デ□−夕の送受両端の集積回路
に異常があるとみなして処理するか、又は異常個所を１
集積回路に切り分けるためには、画集積回路間のデータ
転送線路から信号を引き出して外部から検査することが
できるような構成にする必要がある。
に異常があるとみなして処理するか、又は異常個所を１
集積回路に切り分けるためには、画集積回路間のデータ
転送線路から信号を引き出して外部から検査することが
できるような構成にする必要がある。
しかし、前者の方法では、異常時は常に少なくとも２個
の集積回路を交換する等の処理が必要となって不経済且
つ修復に時間を要し、後者の方法はプリント板等の回路
実装密度の高密度化が進むと共に実施が究めて困難にな
りつつある。
の集積回路を交換する等の処理が必要となって不経済且
つ修復に時間を要し、後者の方法はプリント板等の回路
実装密度の高密度化が進むと共に実施が究めて困難にな
りつつある。
（ｄ１発明の目的
従って本発明の目的は、前記のような従来の大規模集積
回路装置の問題点を解決し、集積回路単位の異常位置検
出を可能とする異常検出方式を提供するにある。
回路装置の問題点を解決し、集積回路単位の異常位置検
出を可能とする異常検出方式を提供するにある。
（ｅ）発明の構成
この目的は本発明によれば、相互にデータを授受する複
数の集積回路により構成された装置の異常検出方式にお
いて、データの送出側集積回路に設けられ、該送出デー
タの異常を検出する手段と、該データの受信側集積回路
に設けられ、受信データの異常を検出する手段を有する
ことを特徴とする異常検出方式によって達成し得る。
数の集積回路により構成された装置の異常検出方式にお
いて、データの送出側集積回路に設けられ、該送出デー
タの異常を検出する手段と、該データの受信側集積回路
に設けられ、受信データの異常を検出する手段を有する
ことを特徴とする異常検出方式によって達成し得る。
即ち、データの送出側集積回路と受信側集積回路との両
者で、それぞれ送出データ又は受信データについて異常
検出をすることにより、両者の検出結果を照合して、何
れの回路に異常があるかの判定が可能である。
者で、それぞれ送出データ又は受信データについて異常
検出をすることにより、両者の検出結果を照合して、何
れの回路に異常があるかの判定が可能である。
（ｆ１発明の実施例
第２図は本発明の実施例であって、第１図と同一の部分
は同番号を付しである。
は同番号を付しである。
本発明においては、データの送信側集積回路１０内に検
査回路２０及びその関連回路が追加される。
査回路２０及びその関連回路が追加される。
この検査回路２０はレシーバ２２を経て、同じ集積回路
内のドライバ１２に接続されている。
内のドライバ１２に接続されている。
従って検査回路２０はデータ送信側集積回路１０内で、
該送信データの検査を行い、論理回路１１、ドライバ１
２、レシーバ２２、及び検査回路２０自身のうちの何れ
か少なくとも１回路に異常があるか、又はすべてが正常
かを検出することが可能である。
該送信データの検査を行い、論理回路１１、ドライバ１
２、レシーバ２２、及び検査回路２０自身のうちの何れ
か少なくとも１回路に異常があるか、又はすべてが正常
かを検出することが可能である。
他方、受信側集積回路１３においては、従来と同様にし
て検査回路１６により受信データの異常検出が行われる
。
て検査回路１６により受信データの異常検出が行われる
。
検査回路１６及び２０におけるデータ・チェック方式は
、例えば８ビツトのデータに１ビツトのパリティ・ビッ
トを付加し、該９ビツトの１状態のビットの個数の奇偶
を検査する、公知のいわゆるパリティ・チェック方式で
よい。
、例えば８ビツトのデータに１ビツトのパリティ・ビッ
トを付加し、該９ビツトの１状態のビットの個数の奇偶
を検査する、公知のいわゆるパリティ・チェック方式で
よい。
このようにして得られる、送信側検査回路２０と受信側
検査回路１６との出力を吠み出し、両者を照合すること
により、下表に示すように異常発生個所の分離が可能で
ある。表において、０は該当検査回路で正常検出をした
場合、△は異常検出をした場合を示すものとする。
検査回路１６との出力を吠み出し、両者を照合すること
により、下表に示すように異常発生個所の分離が可能で
ある。表において、０は該当検査回路で正常検出をした
場合、△は異常検出をした場合を示すものとする。
表
表から、検査回路１６及び２０の出力の状態のすべての
組合わせ４通りについて、異常発生個所の特定ができる
ことは明らかであろう。なお場合４の状態は集積回路１
０と１３の両者に共に異常がある場合にも発生し得るが
、通常の信頼度を有する集積回路の場合に、両側の回路
が同時期に異常となっている確率は極めて小さいので、
実用上はそのような状態の発生を無視して考えてよい。
組合わせ４通りについて、異常発生個所の特定ができる
ことは明らかであろう。なお場合４の状態は集積回路１
０と１３の両者に共に異常がある場合にも発生し得るが
、通常の信頼度を有する集積回路の場合に、両側の回路
が同時期に異常となっている確率は極めて小さいので、
実用上はそのような状態の発生を無視して考えてよい。
従って、そのような場合が発生しないものとして、表の
ように異常個所を決定することが実用上適切である。
ように異常個所を決定することが実用上適切である。
又、検査回路が異常を正常と誤判定するような障害にな
った場合に、データが異常になる障害が更に発生した場
合にも、表の場合１〜４になる可能性があるが、このよ
うな場合も発生確率の極めて少ない多重障害であって、
実用上は発生しないものとして判定する方が適切である
。
った場合に、データが異常になる障害が更に発生した場
合にも、表の場合１〜４になる可能性があるが、このよ
うな場合も発生確率の極めて少ない多重障害であって、
実用上は発生しないものとして判定する方が適切である
。
検査回路１６及び２０の出力を読み出す機構には、スキ
ャン方式その他の公知の方式を使用することができる。
ャン方式その他の公知の方式を使用することができる。
第３図は別の実施例であって、２個の集積回路３０及び
３１の間に、両方向データ転送路３２を有し、論理回路
３９と４０の間で両方向のデータ転送がある場合を示す
。この場合には集積回路３０から集積回路３１へのデー
タ転送は、ドライバ３３、転送路３２及びレシーバ３４
を経由し、逆方向のデータ転送は、ドライバ３５、転送
路３２及びレシーバ３６を経由する。
３１の間に、両方向データ転送路３２を有し、論理回路
３９と４０の間で両方向のデータ転送がある場合を示す
。この場合には集積回路３０から集積回路３１へのデー
タ転送は、ドライバ３３、転送路３２及びレシーバ３４
を経由し、逆方向のデータ転送は、ドライバ３５、転送
路３２及びレシーバ３６を経由する。
本発明において、検査回路３７及び３８は、それぞれ上
記経路で相手の集積回路から受信したデータの異常検出
を行うと共に、自身を含む集積回路の監視も行うように
する。例えば集積回路３０では、データを送信する時に
ドライバ３３の出力をレシーバ３６で検査回路３７へ導
き、自己の送信データのパリティ・チェックを行う。検
査回路３８も同様に、ドライバ３５の出力をレシーバ３
４経出で検査する。
記経路で相手の集積回路から受信したデータの異常検出
を行うと共に、自身を含む集積回路の監視も行うように
する。例えば集積回路３０では、データを送信する時に
ドライバ３３の出力をレシーバ３６で検査回路３７へ導
き、自己の送信データのパリティ・チェックを行う。検
査回路３８も同様に、ドライバ３５の出力をレシーバ３
４経出で検査する。
この場合には、各検査回路３７及び３８の出力と共に、
該検査時のデータ転送の方向の情報を参照することによ
り、前掲の表と同様の判定が可能となる。
該検査時のデータ転送の方向の情報を参照することによ
り、前掲の表と同様の判定が可能となる。
（ｇ）発明の効果
以上の説明から明らかなように、本発明によれは集積回
路で構成された装置の異常検出において、異常発生個所
を集積回路単位に分離できるので、装置の異常回復処理
の迅速化及び経済化を高めることにより、著しい工業的
効果を有する。
路で構成された装置の異常検出において、異常発生個所
を集積回路単位に分離できるので、装置の異常回復処理
の迅速化及び経済化を高めることにより、著しい工業的
効果を有する。
第１図は従来の集積回路の異常検出方式を説明する図、
第２図は本発明の第１実施例のブロック図、第３図は第
２実施例のブロック図である。 図において、１０．１３．３０．３１は集積回路、１１
．１５．３９．４０は論理回路、１２．３３．３５はド
ライバ、１４．２２．３４．３６はレシーバ１６．２０
．３７．３８は検査回路を示す。
第２図は本発明の第１実施例のブロック図、第３図は第
２実施例のブロック図である。 図において、１０．１３．３０．３１は集積回路、１１
．１５．３９．４０は論理回路、１２．３３．３５はド
ライバ、１４．２２．３４．３６はレシーバ１６．２０
．３７．３８は検査回路を示す。
Claims (1)
- 相互にデータを授受する複数の集積回路により構成され
た装置の異常検出方式において、データの送出側集積回
路に設けられ、該送出データの異常を検出する手段と、
該データの受信側集積回路に設けられ、受信データの異
常を検出する手段を有することを特徴とする異常検出方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057674A JPS60201272A (ja) | 1984-03-26 | 1984-03-26 | 異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057674A JPS60201272A (ja) | 1984-03-26 | 1984-03-26 | 異常検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201272A true JPS60201272A (ja) | 1985-10-11 |
Family
ID=13062462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057674A Pending JPS60201272A (ja) | 1984-03-26 | 1984-03-26 | 異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201272A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0319188A2 (en) * | 1987-11-30 | 1989-06-07 | Tandem Computers Incorporated | Method and apparatus for data integrity checking with fault tolerance |
-
1984
- 1984-03-26 JP JP59057674A patent/JPS60201272A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0319188A2 (en) * | 1987-11-30 | 1989-06-07 | Tandem Computers Incorporated | Method and apparatus for data integrity checking with fault tolerance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070022333A1 (en) | Testing of interconnects associated with memory cards | |
| US7073088B2 (en) | Data bus arrangement and control method for efficiently compensating for faulty signal lines | |
| EP0130429B1 (en) | Failure detection apparatus | |
| JPS60201272A (ja) | 異常検出方式 | |
| JPS608964A (ja) | インタフエ−ス検査装置 | |
| US5612946A (en) | Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device | |
| JP2778625B2 (ja) | 故障評定方式 | |
| JP2929975B2 (ja) | バスインタフェース回路の障害診断方法 | |
| US4320512A (en) | Monitored digital system | |
| JPH02149040A (ja) | データ伝送方式 | |
| JPS6032374B2 (ja) | デ−タ伝送装置 | |
| JPH11168527A (ja) | 伝送線路障害検出システム | |
| JPH04305748A (ja) | 高信頼性バス | |
| JPH07240264A (ja) | ケーブル接続異常検出回路およびその方法 | |
| JPH11338594A (ja) | 接触不良検出回路 | |
| JPS62226238A (ja) | コンピユ−タシステム | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| KR19990061550A (ko) | 데이터 통신의 케이블 상태 검사장치 | |
| AUTOMATON | The authors examine algorithmic and structural aspects of the development of a test and recovery automaton that. is an important structural element of adapters for a fault-tolerant ring channel of the system interface of a local-area net-work. The article describes the functions of the adapter in diagnosing and localizing faults in the channel, as well as organization of self-repair. | |
| JPH06202891A (ja) | メモリカードシステム | |
| JPH04287256A (ja) | 出力バッファ障害検出方式 | |
| JPH03256420A (ja) | 装置内監視方式 | |
| JPS61170848A (ja) | Ｉｏインタ−フエイスケ−ブル延長装置 | |
| JPS63269838A (ja) | 情報処理システム |