JPH03244164A - 半導体受光素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光通信や光情報処理、光計測等で用いられる
半導体受光素子に関し、特に、低雑音及び高速応答に優
れたアバランシェ増倍型半導体受光素子に関するもので
ある。

（従来の技術） 従来、■〜１．６１；ｍ帯の光通信用半導体受光素子と
して、ＩｎＰ基板上に格子整合したＩｎ□、５３Ｇａｏ
、４７Ａｓ層（以下ＩｎＧａＡｓ層と略す）を光吸収層
とするＰＩＮ型半導体受光素子（エレクトロニクス・レ
ターズ（Ｅｌｃｔｒｏｎ。

Ｌｅｔｔ、）　１９８４．２０．　ｐｐ６５３−６５４
）、アバランシェ増倍型半導体受光素子（アイイーイー
イー・エレクトロンデバイス・レターズ（ＩＥＥＥ、　
Ｅｌｅｃｔｒｏｎ、　Ｄｅｖｉｃｅ、　Ｌｅｔｔ、　）
　１９８６゜７、　ｐｐ２５７−２５８）が知られてい
る。

特に、後者は、アバランシェ増倍作用による内部利得効
果を有する点で、長距離通信用高感度受光素子として実
用化されている。

第４図に、典型的なＩｎＧａＡｓ−ＡＰＤの構造図（ア
バランシェ増倍型半導体受光素子は以下ＡＰＤと略す）
を示す。動作原理は、ＩｎＧａＡｓｎＧａＡｓ光吸収層
上４光キャリアの中で、正札キャリアが電界により丁ｎ
Ｐアバランシェ増倍層１５に注入される。丁ｎＰアバラ
ンシェ増倍層１５は、高電界が印加されているのでイオ
ン化衝突が生じ、増倍に至る。この場合、素子特性上重
要な雑音特性及び応答特性は、増倍過程でのキャリアの
ランダムなイオン化プロセスに支配されていることが知
られている。具体的には、増倍層１５であるＩｎＰ半導
体層の電子と正孔のイオン化率に差がある程、イオン化
率比が大きくとれ（電子及び正孔のイオン化率をそれぞ
れα、ｐとすると、α／ｐ＞１の時には電子、ｐ／α〉
１の時には正孔が、イオン化衝突を起こす主キャリアと
なるべきである。）、素子特性上望ましい。

ところが、イオン化率比（ｃｔ／ｆ３またはｐ／α）は
、材料物性に決定されており、ＩｎＰでは高々１３／α
＝２程度である。これは、低雑音特性を有するＳｉのα
／１３＝２０と大きな違いがあり、より低雑音及び高速
応答特性を実現するために、画期的な利料拉術が要求さ
れている。

これに列し、田土と榊は、ヘテロ障壁により電子と正孔
を空間的に分離する構造をアバランシェ増倍層に適用し
、イオン化率が人工的に制御できることを提案している
。その例は、アプライド、フィジックス、レターズ（Ａ
ｐｐｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、　）、　１９８２゜
４１、　ｐｐ６７−７０、超格子へゾロ構造デバイス、
１９８８、工業調査会、ｐ５２２及び特開昭５８−８０
８７９号公報に記載されている。そこでは、第３図に示
すように、ヘテロ周期構造アバランシェ増倍層兼光吸収
層４のヘテロ界面が基板面に文・ｊして平行及び印加電
界方向に列して平行である横型デバイス構造が示されて
いる。

（発明が解決しようどする課題） 第３図の素子構造図は、前述の印加電界の方向が基板面
に平行となる。横型デバイスを示す。このヘテロ周期構
造層が光を吸収し、増倍するためには、この層を完全に
空乏化しなければならず、そのために、ｐ、ｎ側オーミ
ツ２両電極それぞれ１０と９の間隔は、数ｐｍとなって
しまう。即ち、光を吸収する領域の幅が数ｐｍときわめ
て小さくなるので、量子効率が悪くなるという欠点があ
る。更に、数ｐｍ間隔で横方向にｐ＋及びｎ＋領領域形
成する技術は、拡散またはイオン注入等の従来の方法で
は、制御することが困難であり、実用上形成することは
極めて難しい。

本発明の目的は、上述の課題を解決し、低雑音・高速応
答を有し、且つ量子効率の良く、製作が容易なアバラン
シェ増倍型半導体受光素子を提供することにある。

（課題を解決するための手段） 本発明の受光素子は半導体基板上に、光吸収層、アバラ
ンシェ増倍半導体層を備えるＩＩＩ　＋　Ｖ族化合物半
導体受光素子において、前記アバランシェ増倍層がヘテ
ロ周期構造で構成され、該ヘテロ周期構造のヘテロ界面
が、基板面に対して垂直かつ印加電界方向に対して平行
であり、且つ、前記ヘテロ周期構造を構成する第一の半
導体層のＩＩＩ族原子及び■族原子（これらは混晶であ
ってもよい）の平均イオン化エネルギーをそれぞれＥＡ
及びＥＢ、第二の半導体層のｍ族原子及び■族原子（こ
れらは混晶であってイ〕よい）の平均イオン化エネルギ
ーをそれぞれＥＣ及びＥＤど１，７た場合、 ＥＡ　＞　ＥＣ，ＥＢ　＞　ＥＤ の関係が成り立ち、且つ第二半導体層の禁制帯幅が、第
一の半導体層の禁制帯幅より大きく、前記ヘテロ周期構
造のヘテロ界面とほぼ垂直にｐｎ接合面が構成されてい
ることを特徴とする。

（作用） 本発明の作用を図を用いて説明する。第２図の左側と右
側は、それぞれ、本発明による受光素子の、基板面に平
行で、且つヘテロ周期構造の積層方向に垂直な方向と、
基板面に垂直な方向のバンド構造図を示す。アバランシ
ェ増倍層には、上述のバンド構造を満たず具体例として
、−例として、ＡｌＡｓｘ５ｂ１−ｘ（０≦Ｘ≦１）／
Ｉｎ、Ｇａ１−ｙＡｓ（０≦ｙ≦ｌ）の材料を用い、且
つ、ヘテロ界面が基板面に垂直な半導体周期横這からな
っている。動作原理は、まずＩｎＧａＡｓ光吸収層で発
生した光キャリアの中で、電子キャリアのみが逆電界に
よってアバランシェ増倍層に注入される。このアバラン
シェ増倍層の基板面に平行で、且つヘテロ周期構造のヘ
テロ界面に垂直な方向のエネルギ・−ハンド分布は、＄
２図の左側のように、電子についてはＩｎＧａＡｓの井
戸層、止孔についてはＡｌＡｓＳｂの井戸層に閉じ込め
られるような構造になっていて、空間的にキャリアが分
離されている。このような構造は第一の半導体層と第二
の半導体層の平均イオン化エネルギーと禁制帯幅が課題
を解決するための手段の項で述べた関係をみたす材料で
あれば達成できる。更に、エネルギーギャップは第一の
半導体層であるＩｎＧａＡ、ｓの方が、第２の半導体層
であるＡｌＡｓＳｂより小さい。

よって、走行する電子は、ＩｎＧａＡｓの小さなエネル
ギーギャップＥ□。を感じて、イオン化閾値は小さくな
り、電子のイオン化率は大きな債となる。これに対し、
電子ギヤリアのイオン化衝突によって生じた正孔キャリ
アは、比較的大きなＡＩＡ、ｓＳｂのエネルギーギャッ
プＥ、ｈを感じるため、イオン化閾ｆ直は大きくなり、
イオン化しにくい状況になる。イオン化率の比の大きさ
は、エネルギーギャップ差が大きいほど大きくなる。顕
著な効果を得るためには、エネルギーギャップ差は、一
方が他方の１．２倍程度以」二あるほうがよい。即ち、
本発明によるヘテロ界面が基板面に垂直なヘテロ周期構
造を増倍層に持つＡＰＤは、電子キャリアのイオン化を
促進する構造となっている。更に、本発明によるデバイ
スは、縦型構造であるから、印加電界の方向が基板面に
垂直となり、受光面積を大きくとることが出来るので、
第３図に示した従来の横型構造に比べて、量子効率が大
きくなるという利点を有し、更に、製作工程において、
微細領域への不純物導入の必要がないので、容易に製作
できる利点も備えている。また、第３図の従来例に比べ
、本発明では光吸収層とアバランシェ増倍層を分離でき
るので、−層低雑音となる。

（実施例） 以下、本発明の実施例について、図面を用いて詳細に説
明する。第１図は、本発明の一実施例により形成された
アバランシェ増倍型受光素子の断面図である。構造とし
ては、ｐ生型ＩｎＰ基板１」二に、ｐ型ＩｎＰバッファ
層２を０．５ｐｍ、　ｐ型ＩｎＧａＡｓ光吸収層３を１
．５ｐｍ、　ＡｌＡｓｘＳｂ１−ｘ／Ｉｎ、、Ｇａ１．
Ａｓヘテロ周期構造アバランシェ増倍層４（０≦Ｘ≦１
．０≦ｙ≦１）を０．５ｐｍ、　ｐ型ＩｎＰキャップ層
５を０．５ｐｍ順次積層する。ここで、ヘテロ周期構造
のヘテロ界面は、基板面に列して垂直である。ＡｌＡｓ
ＳｂとＩｎＧａＡｓのヘテロ周期構造４の周期幅は、そ
れぞれ２００人とした。

その後、ｎ−型ガードリング領域７形成のため、１００
ｋＶの加速電圧でＳｉを１×１０１３ｃｍ−２，３００
０Ａの深さまでイオン注入し、５×１０１６ｃｍ−３の
濃度領域を得る。同様に、ｎ＋受光領域６形成のため、
２００ｋＶの加速電圧でＳｉを１×１０１４ｃｍ−２，
０，５１１ｍの深さまでイオン注入し、１×１０１８ｃ
ｍ−３の濃度領域を得る。更に、パッシベーション膜８
を１５００Ａ形威し、ｎ側電極オーミック電極９として
、ＡｕＧｅ／Ｎｉを１５００人、ＴｉＰｔＡｕを５００
Ａ形成する。また、ｐ側オーミック電極１０として、Ａ
ｕＺｎを１５００人形成することにより、素子構造を完
成する。ここで、前記ヘテロ周期構造のＡｌ、Ａｓｘ５
ｂ１．Ｘ（０≦Ｘ≦１）／ＩｎｙＧａ１−ｙＡｓ（０≦
ｙ≦１）のＸ及びｙには、ＩｎＰ基板と格子整合する最
適値がある。格子不整合は、ミスフィツト転位等の発生
要因となるからである。このヘテロ界面が、基板面に対
して垂直なヘテロ周期構造の成長は、（００１）面から
［１１０］方向にわずかに傾いた基板を用いることによ
り可能となる。第５図（ａ）参照、ここで傾きをα度と
し、本実施例ではα＝２〜３°とした。このとき、この
基板表面には、一定周期のステップが存在する。結晶成
長の速さは、［１１０］方向より、［１１０］方向の方
が速いので、第５図（ｂ）のように１７２分子層分のＡ
ｌＡｓＳｂの原料を供給すると、ステップエツジからテ
ラスのちょうど半分をＡｌＡｓＳｂ層が覆うようになる
。この成長は成長速度を小さくし原料ガスの切り替えを
迅速に行なうことにより可能である。次に、同様に１／
２分子層分のＩｎＧａＡｓ原料を供給し、残りのテラス
半分にＩｎＧａＡｓ層を成長する（第５図（Ｃ））。こ
れを繰り返すことにより、第５図（ｄ）のようにヘテロ
界面が基板面に垂直にヘテロ周期構造を成長することが
できる。前述の傾きの角度αは基板やヘテロ周期構造の
材料組成や成長条件によりα＝０．５〜１０°の間で最
適化すれば良い。

上述した素子構造のもとで、作用に述べた原理により、
電子のイオン化が誇張され、実効イオン化率比（ａ／１
３比）１００、また受光径も数＋１１ｍと大きくとれる
ので、量子効率８０％の低雑音・高速応答特性を有する
アバランシェ増倍型半導体受光素子を実現した。本発明
による素子構造は、具体的には、ＭＯＶＰＥ、　ＭＢＥ
、ガスソースＭＢＥ等の成長技術により、作製うろこと
ができる。また、前記バンド構造を満たす材料系は、作
用で述べたＡｌＡｓｘ５ｂ１−Ｘ（Ｏ≦Ｘ≦１）／Ｉｎ
ｙＧａ１−ｙＡｓ（０≦ｙ≦１）の他にも、Ｇａ１−２
Ａｌ□Ａｓｘ５ｂ１−ｘ（ｏ≦２≦１）（０≦Ｘ≦１）
　／　Ｉｎ、Ｇａ１−、Ａｓ　（０≦ｙ≦１）等、手段
の項で述べた要件を満たすものであればよい。ヘテロ周
期構造４の周期は２０ＯＡとしたがそれに限らず、５０
から５０ＯＡ程度であれば十分効果がある。またヘテロ
周期構造を構成する第１及び第２の半導体層はＩＩＩ族
、■族原子がそれぞれ１種類であっても良いし複数であ
っても良い。

（発明の効果） 本発明による受光素子は、印加電界の方向かヘテロ周期
構造に則して垂直であるから、受光面積を広くとること
ができ、よって従来の横型構造の受光素子に比べて、量
子効率を大きくできる。また、素子作製においても、横
型構造ではｐｎ接合形成が、従来技術の拡散やイオン注
入では制御が困難であるのに対し、本発明による縦型構
造においては、容易に作製が可能である。

【図面の簡単な説明】

第１図は、本発明の一実施例により形成された半導体受
光素子の断面図である。第２図は、本発明の作用を示す
もので素子のバンド構造図を示している。第３図は従来
のヘテロ周期構造をもつ受光素子の断面図である。第４
図は、従来技術であるＩｎＧａＡｓ系アバランシェ増倍
型受光素子の断面図を示す。 第５図（ａ）〜（ｄ）はヘテロ周期構造の製造工程を示
す図である。 １・ｐ＋＋ＩｎＰ基板、２．ｐ型ＩｎＰバ、ファ層、ａ
−ｐ型ＩｎＧａＡｓ光吸収層、 （１１） ４−ｐ型ＡｌＡｓＸ５ｂ１−Ｘ（Ｏ≦Ｘ≦１）／Ｉｎｙ
Ｇａ１−ｙＡｓ（０≦ｙ≦１）ヘテロ周期構造アバラン
シェ増倍層、 ５・・・ｐ型１ｎＰキャンプ層、６・・・ｎ＋型型光光
領域７・・・ｎ−型ガードリング領域、 ８・・・パッシベーション膜、 ９・・・ｎ側オーミック電極、 １０・・・ｐ側オーミック電極、 １１・・・入射光、１２・・・ｎ型１ｎＰ基板、１３・
・・ｎ型ＩｎＰバッファ層、 １４−ｎ型ＩｎＧａＡｓ光吸収層、 １５・・・ｎ型ＩｎＰ層アバランシェ増倍層、１６・・
・ｎ型ＩｎＰキャップ層、１７・・・ｐ＋型型光光領域
１８・・・ｐ−型ガードリング領域

Claims (1)

1. 【特許請求の範囲】 半導体基板上に、光吸収層、アバランシェ増倍半導体層
   を備えるIII−Ｖ族化合物半導体受光素子において、前
   記アバランシェ増倍層がヘテロ周期構造で構成され、該
   ヘテロ周期構造のヘテロ界面が、基板面に対してほぼ垂
   直かつ印加電界方向に対してほぼ平行であり、且つ、前
   記ヘテロ周期構造を構成する第一の半導体層のIII族原
   子及びＶ族原子の平均イオン化エネルギーをそれぞれＥ
   ＿Ａ及びＥ＿Ｂ、第二の半導体層のIII族原子及びＶ族
   原子の平均イオン化エネルギーをそれぞれＥ＿Ｃ及びＥ
   ＿Ｄとした場合、 Ｅ＿Ａ＞Ｅ＿Ｃ、Ｅ＿Ｂ＞Ｅ＿Ｄ の関係が成り立ち、且つ第二の半導体層の禁制帯幅が、
   第一の半導体層の禁制帯幅より大きく、前記ヘテロ周期
   構造のヘテロ界面とほぼ垂直にｐｎ接合面が構成されて
   いることを特徴とする半導体受光素子。