JPH03243034A - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JPH03243034A JPH03243034A JP2041542A JP4154290A JPH03243034A JP H03243034 A JPH03243034 A JP H03243034A JP 2041542 A JP2041542 A JP 2041542A JP 4154290 A JP4154290 A JP 4154290A JP H03243034 A JPH03243034 A JP H03243034A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock signal
- phase difference
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001172 regenerating effect Effects 0.000 title 1
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 238000011084 recovery Methods 0.000 claims description 2
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 10
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
衛星データ放送受信システム等のデコード回路に関する
。
。
〔従来技術］
現在のところ、衛星データ放送は実施の段階に到らず従
って受信システムも市販されていない。
って受信システムも市販されていない。
しかし、データ放送のデコード回路内蔵型チューナの実
用化を進める一方、現行のＢＳチューナとデコード回路
内蔵の外部接続のアダプタとの組合わせシステムが考え
られる。現在のＢＳチューナからは〃ビットストリーム
〃と呼ぶシリアルデータ信号のみ出力され、同シリアル
データ信号のデコード処理に必要なりロック信号はシス
テムとして組合わせる外部接続のアダプタ側で再生する
必要があり、−船釣なＰＬＬ回路では不規則に変化する
シリアルデータ信号に再生クロック信号を位相同期させ
ることはできない。
用化を進める一方、現行のＢＳチューナとデコード回路
内蔵の外部接続のアダプタとの組合わせシステムが考え
られる。現在のＢＳチューナからは〃ビットストリーム
〃と呼ぶシリアルデータ信号のみ出力され、同シリアル
データ信号のデコード処理に必要なりロック信号はシス
テムとして組合わせる外部接続のアダプタ側で再生する
必要があり、−船釣なＰＬＬ回路では不規則に変化する
シリアルデータ信号に再生クロック信号を位相同期させ
ることはできない。
本発明は従来例に鑑みてなされたもので、−船釣なＰＬ
Ｌ回路でロックできない不規則に変化するデータ信号に
対して位相同期を可能とする回路を提供するものである
。
Ｌ回路でロックできない不規則に変化するデータ信号に
対して位相同期を可能とする回路を提供するものである
。
〔課題を解決するための手段］
本発明は、位相差検出部でビットストリーム信号とクロ
ック信号との位相差を検出し、同検出信号により周波数
制御発振部の発振周波数を位相差が少な（なる方向に制
御することに特徴がある。
ック信号との位相差を検出し、同検出信号により周波数
制御発振部の発振周波数を位相差が少な（なる方向に制
御することに特徴がある。
第１図に示すように、位相差検出部１と低域通過フィル
タ２と周波数制御発振部３との回路構成からなり、第３
図のタイミングチャートによる同周波数制御発振部３出
力のクロック信号Ｂとデータ信号Ａとを位相差検出部１
で比較し、ビットストリーム（データ）信号Ａに対して
クロック信号Ｂが進んでいると位相差検出部１出力Ｃは
Ｈレベルとなり、低域通過フィルタ２を通して周波数制
御発振部３入力端子りを徐々に上昇させ、周波数制御発
振部３出力のクロック信号Ｂの周波数を低くしクロック
信号を遅らす。逆に、データ信号Ａに対してクロック信
号Ｂが遅れると位相差検出部１出力ＣはＬレベルとなり
、周波数制御発振部３出力のクロック信号Ｂの周波数を
高くし遅れを取り戻す方向に制御し、データ信号Ａに同
期したクロック信号Ｂを出力する。
タ２と周波数制御発振部３との回路構成からなり、第３
図のタイミングチャートによる同周波数制御発振部３出
力のクロック信号Ｂとデータ信号Ａとを位相差検出部１
で比較し、ビットストリーム（データ）信号Ａに対して
クロック信号Ｂが進んでいると位相差検出部１出力Ｃは
Ｈレベルとなり、低域通過フィルタ２を通して周波数制
御発振部３入力端子りを徐々に上昇させ、周波数制御発
振部３出力のクロック信号Ｂの周波数を低くしクロック
信号を遅らす。逆に、データ信号Ａに対してクロック信
号Ｂが遅れると位相差検出部１出力ＣはＬレベルとなり
、周波数制御発振部３出力のクロック信号Ｂの周波数を
高くし遅れを取り戻す方向に制御し、データ信号Ａに同
期したクロック信号Ｂを出力する。
データ放送受信システム等のデコード回路においてはＢ
Ｓチューナからのビットストリーム（データ）信号から
デコード回路に必要なりロック信号を再生する必要があ
る。第２図において、ピントストリーム（データ）信号
Ａを位相差検出部のＤ−フリップフロップ回路１ （Ｉ
）−ＦＦ）のクロック端子に接続し、同Ｄ−ＦＦ回路１
の出力信号Ｃを積分回路２ ａ、 ２ ｂを通して、入
力電圧を高くすると発振周波数の低くなる特性を持つ電
圧制御発振器３に接続し、同電圧制御発振器３出力のク
ロ、り信号Ｂを前記Ｄ−ＦＦ回路１のデータ端子に接続
する。Ｄ−ＦＦ回路１によりビットストリーム（データ
）信号Ａの変化点、即ち、データ信号への立ち上がりエ
ツジでクロック信号Ｂの状態をラッチする。第３図のタ
イミングチャートにおいて、データ信号Ａの立ち上がり
エツジに対してクロック信号Ｂの立ち上がりエツジが進
んでいる場合は、Ｄ−ＦＦ回路ｌの出力信号ＣはＨレベ
ルになり、又、データ信号Ａの立ち上がりエツジに対し
てクロック信号Ｂの立ち上がりエツジが遅れている場合
は、逆に、Ｌレベルの信号を出力する。
Ｓチューナからのビットストリーム（データ）信号から
デコード回路に必要なりロック信号を再生する必要があ
る。第２図において、ピントストリーム（データ）信号
Ａを位相差検出部のＤ−フリップフロップ回路１ （Ｉ
）−ＦＦ）のクロック端子に接続し、同Ｄ−ＦＦ回路１
の出力信号Ｃを積分回路２ ａ、 ２ ｂを通して、入
力電圧を高くすると発振周波数の低くなる特性を持つ電
圧制御発振器３に接続し、同電圧制御発振器３出力のク
ロ、り信号Ｂを前記Ｄ−ＦＦ回路１のデータ端子に接続
する。Ｄ−ＦＦ回路１によりビットストリーム（データ
）信号Ａの変化点、即ち、データ信号への立ち上がりエ
ツジでクロック信号Ｂの状態をラッチする。第３図のタ
イミングチャートにおいて、データ信号Ａの立ち上がり
エツジに対してクロック信号Ｂの立ち上がりエツジが進
んでいる場合は、Ｄ−ＦＦ回路ｌの出力信号ＣはＨレベ
ルになり、又、データ信号Ａの立ち上がりエツジに対し
てクロック信号Ｂの立ち上がりエツジが遅れている場合
は、逆に、Ｌレベルの信号を出力する。
Ｄ−ＦＦ回路ｌ出力信号Ｃを積分回路２ａ、２ｂを通し
て電圧制御発振器３に接続し、同電圧制御発振器３の入
力電圧りの高くなる場合は発振周波数を低く、又、電圧
りの低くなる場合は発振周波数を高く制御してデータ信
号Ａと位相の同期した再生クロック信号Ｂをビットスト
リーム信号のデスクランブル及びデインターリーブ処理
をするデコート回路（図示せず）に出力する。
て電圧制御発振器３に接続し、同電圧制御発振器３の入
力電圧りの高くなる場合は発振周波数を低く、又、電圧
りの低くなる場合は発振周波数を高く制御してデータ信
号Ａと位相の同期した再生クロック信号Ｂをビットスト
リーム信号のデスクランブル及びデインターリーブ処理
をするデコート回路（図示せず）に出力する。
以上のように本発明は、Ｄ−フリップフロップ回路１で
ビットストリーム（データ）信号とクロック信号との位
相差を検出し、同検出電圧により電圧制御発振器を制御
することで不規則に変化するビットストリーム信号から
安定したシフトクロック信号を再生することができる。
ビットストリーム（データ）信号とクロック信号との位
相差を検出し、同検出電圧により電圧制御発振器を制御
することで不規則に変化するビットストリーム信号から
安定したシフトクロック信号を再生することができる。
第１図及び第２図は本発明の一実施例を示すクロック再
生回路のブロック図及び電気回路図、第３図は同第１図
及び第２図のタイミングチャートである。 １はＤ−フリップフロップ回路、２ ａ、 ２ ｂは積
分回路、３は電圧制御発振器である。
生回路のブロック図及び電気回路図、第３図は同第１図
及び第２図のタイミングチャートである。 １はＤ−フリップフロップ回路、２ ａ、 ２ ｂは積
分回路、３は電圧制御発振器である。
Claims (2)
- （１）データ放送受信システム等のデコード回路におい
て、衛星放送受信用チューナ出力のビットストリーム信
号を位相差検出部に接続し、同位相差検出部出力を低域
通過フィルタ部に接続し、同低域通過フィルタ部を周波
数制御発振器に接続し、同周波数制御発振器出力のクロ
ック信号を前記位相差検出部に帰還し、同周波数制御発
振器より前記ビットスットリーム信号からシフトクロッ
ク信号を再生出力することを特徴とするクロック再生回
路。 - （２）前記位相差検出部がＤ−ＦＦ回路によりなること
を特徴とする請求項（１）記載のクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2041542A JPH03243034A (ja) | 1990-02-21 | 1990-02-21 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2041542A JPH03243034A (ja) | 1990-02-21 | 1990-02-21 | クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03243034A true JPH03243034A (ja) | 1991-10-30 |
Family
ID=12611310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2041542A Pending JPH03243034A (ja) | 1990-02-21 | 1990-02-21 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03243034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260239A (ja) * | 1991-02-15 | 1992-09-16 | Nec Corp | タイミング抽出回路 |
-
1990
- 1990-02-21 JP JP2041542A patent/JPH03243034A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260239A (ja) * | 1991-02-15 | 1992-09-16 | Nec Corp | タイミング抽出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522413B2 (ja) | 位相周波数比較器 | |
| EP0660611B1 (en) | A clock recovery circuit for serial digital video | |
| JPH11317029A (ja) | 位相ロック方法及び装置 | |
| JP3731313B2 (ja) | クロック再生回路およびデータ伝送装置 | |
| JP2000101426A (ja) | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JPH03243034A (ja) | クロック再生回路 | |
| JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
| US5917351A (en) | Relay-race FLL/PLL high-speed timing acquisition device | |
| JPS62102636A (ja) | クロツク再生回路 | |
| JPH0379888B2 (ja) | ||
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| KR0145006B1 (ko) | 위상차 검출기 | |
| JP3134519B2 (ja) | 復調装置 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3074293B2 (ja) | 受信機 | |
| JP3249362B2 (ja) | クロック再生回路 | |
| JP3427408B2 (ja) | クロック再生回路 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| KR810000966B1 (ko) | 위상고정회로의 동기인입 영역을 확장하는 방법 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| JPH09116427A (ja) | 位相同期回路 | |
| JPH11150735A (ja) | 信号発生回路 | |
| JPH05130061A (ja) | Ｆｍ多重放送受信回路 | |
| JPS62159505A (ja) | Ｆｍ復調回路 |