JPH0323894B2 - - Google Patents
Info
- Publication number
- JPH0323894B2 JPH0323894B2 JP59084598A JP8459884A JPH0323894B2 JP H0323894 B2 JPH0323894 B2 JP H0323894B2 JP 59084598 A JP59084598 A JP 59084598A JP 8459884 A JP8459884 A JP 8459884A JP H0323894 B2 JPH0323894 B2 JP H0323894B2
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- metal
- oxide film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は、基板の一方に、金属（下部電極）−
酸化膜−金属（上部電極）構造をもつ非線型抵抗
素子を設け、この非線型抵抗素子（以下、「MIM
素子」という）の非線型性によつて、実際に液晶
に印加されるオン電圧とオフ電圧の実効値比を大
きくするようにした液晶表示素子に関するもので
ある。
酸化膜−金属（上部電極）構造をもつ非線型抵抗
素子を設け、この非線型抵抗素子（以下、「MIM
素子」という）の非線型性によつて、実際に液晶
に印加されるオン電圧とオフ電圧の実効値比を大
きくするようにした液晶表示素子に関するもので
ある。
＜従来技術＞
従来の液晶表示素子に於いて設けられるMIM
素子は、第２図（断面図）に示す如く、金属（下
部電極）２−酸化膜３−金属（上部電極）４の三
層構造をもつものであつた。なお、同図に於い
て、１は基板である。
素子は、第２図（断面図）に示す如く、金属（下
部電極）２−酸化膜３−金属（上部電極）４の三
層構造をもつものであつた。なお、同図に於い
て、１は基板である。
しかしながら、上記従来のMIM素子構造には
以下に示す問題点があつた。
以下に示す問題点があつた。
すなわち、上記酸化膜は、基板全体に亘り均一
な膜厚を得るために、スパツタリング法等の乾式
法によつて形成されるが、膜厚が薄いと（1000Å
以下）、ピンホールが生じ易く、ピンホールの発
生を抑えるために膜厚を厚くすると（2000〜3000
Å）、Vthが極端に高くなつて、液晶表示素子の
駆動に数10V以上（30〜50V）の電圧を要し、Ｃ
−MOSで駆動することができなくなるという問
題点があつた。
な膜厚を得るために、スパツタリング法等の乾式
法によつて形成されるが、膜厚が薄いと（1000Å
以下）、ピンホールが生じ易く、ピンホールの発
生を抑えるために膜厚を厚くすると（2000〜3000
Å）、Vthが極端に高くなつて、液晶表示素子の
駆動に数10V以上（30〜50V）の電圧を要し、Ｃ
−MOSで駆動することができなくなるという問
題点があつた。
＜発明の目的＞
本発明は、上記の問題点を解決することができ
るMIM素子構造の提供を目的とするものである。
るMIM素子構造の提供を目的とするものである。
＜発明の構成＞
本発明の液晶表示素子は、基板の一方に、金属
−酸化膜−金属構造をもつMIM素子を設けた液
晶表示素子に於いて、上記MIM素子の構造を、
下部電極となる金属の上に、該金属のO2リツチ
層（50〜200Å）を先ず形成し、しかる後、酸化
膜、上部電極を形成した構造としたことを特徴と
するものである。
−酸化膜−金属構造をもつMIM素子を設けた液
晶表示素子に於いて、上記MIM素子の構造を、
下部電極となる金属の上に、該金属のO2リツチ
層（50〜200Å）を先ず形成し、しかる後、酸化
膜、上部電極を形成した構造としたことを特徴と
するものである。
＜実施例＞
以下、実施例を説明する。
第１図は本発明に係るMIM素子の構造を示す
断面図である。
断面図である。
図に於いて、１１は基板、１２は下部電極（例
えば、Ta）、１３は下部電極のO2リツチ層（例
えば、Ta2Ox）、１４は酸化膜（例えば、
Ta2O5）、１５は上部電極（例えば、Ni−Cr、Ni
等）である。
えば、Ta）、１３は下部電極のO2リツチ層（例
えば、Ta2Ox）、１４は酸化膜（例えば、
Ta2O5）、１５は上部電極（例えば、Ni−Cr、Ni
等）である。
以下、上記MIM素子の製造手順を説明する。
先ず、スパツタリング法又は電子線加熱型電子
衝撃法にて、基板１１上に下部電極（例えば、
Ta）１２を形成する。下部電極の目的は電気信
号の導通のみであるから、高々1000〜1500Åも形
成すれば充分である。次に、下部電極のO2リツ
チ層（例えば、Ta2Ox）１３を形成するには、
ベルジヤー内へO2を微量混入（10〜50パスカル）
して、60分程放置しておくとよい。この時、基板
を80〜100℃くらいまで加熱しておくと、より効
果がある。その後、高真空（10-2〜10-4パスカ
ル）に戻し、スパツタリング法の場合は、Ar＋
N2混合ガスの微量混入（10〜103パスカル）下
で、電子線加熱型電子衝撃法の場合は、高真空下
のままで、それぞれ金属酸化膜（例えば、
Ta2O5）１４を形成する。乾式法であるため、基
板全域にわたり、膜厚を均一に形成できると共
に、Vth特性を満たすため薄くすることができる
（100〜300Å）。この場合、基板を80〜100℃位ま
で加熱しておくと、より良好である。このように
すると、下部電極のO2リツチ層と酸化膜の２重
層になるため、ピンホールの発生は皆無にでき
る。また、酸化膜も必要なVth特性に合わせて任
意の厚みで且つ均一に、大面積にわたり形成でき
るため、MIM素子使用の液晶表示素子の設計に
於いて、理論と実際との間に、殆んど差が生じな
い。
衝撃法にて、基板１１上に下部電極（例えば、
Ta）１２を形成する。下部電極の目的は電気信
号の導通のみであるから、高々1000〜1500Åも形
成すれば充分である。次に、下部電極のO2リツ
チ層（例えば、Ta2Ox）１３を形成するには、
ベルジヤー内へO2を微量混入（10〜50パスカル）
して、60分程放置しておくとよい。この時、基板
を80〜100℃くらいまで加熱しておくと、より効
果がある。その後、高真空（10-2〜10-4パスカ
ル）に戻し、スパツタリング法の場合は、Ar＋
N2混合ガスの微量混入（10〜103パスカル）下
で、電子線加熱型電子衝撃法の場合は、高真空下
のままで、それぞれ金属酸化膜（例えば、
Ta2O5）１４を形成する。乾式法であるため、基
板全域にわたり、膜厚を均一に形成できると共
に、Vth特性を満たすため薄くすることができる
（100〜300Å）。この場合、基板を80〜100℃位ま
で加熱しておくと、より良好である。このように
すると、下部電極のO2リツチ層と酸化膜の２重
層になるため、ピンホールの発生は皆無にでき
る。また、酸化膜も必要なVth特性に合わせて任
意の厚みで且つ均一に、大面積にわたり形成でき
るため、MIM素子使用の液晶表示素子の設計に
於いて、理論と実際との間に、殆んど差が生じな
い。
最後に、上部電極（例えば、Ni−Cr、Ni等）
１５を形成し、MIM素子が完成する。なお、パ
ターン化に際しては、フオトエツチングと蒸着又
はスパツタリングを繰り返せば簡単にできる。
１５を形成し、MIM素子が完成する。なお、パ
ターン化に際しては、フオトエツチングと蒸着又
はスパツタリングを繰り返せば簡単にできる。
＜発明の効果＞
以上詳細に説明したように、本発明によれば、
上記従来の問題点を解決することができる、きわ
めて有用なMIM素子構造を提供することができ
るものである。
上記従来の問題点を解決することができる、きわ
めて有用なMIM素子構造を提供することができ
るものである。
第１図及び第２図は断面図である。
符号の説明、１：基板、２：下部電極、３：酸
化膜、４：上部電極、１１：基板、１２：下部電
極、１３：下部電極のO2リツチ層、１４：酸化
膜、１５：上部電極。
化膜、４：上部電極、１１：基板、１２：下部電
極、１３：下部電極のO2リツチ層、１４：酸化
膜、１５：上部電極。
Claims (1)
- １ 基板の一方に、金属一酸化膜−金属構造を持
つ非線型抵抗素子を設けた液晶表示素子に於い
て、下部電極となる金属と酸化膜との間に、上記
下部電極のO2リツチ層を設け、その上に酸化膜、
及び上部電極となる金属を設ける構成としたこと
を特徴とする液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084598A JPS60227229A (ja) | 1984-04-25 | 1984-04-25 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084598A JPS60227229A (ja) | 1984-04-25 | 1984-04-25 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60227229A JPS60227229A (ja) | 1985-11-12 |
| JPH0323894B2 true JPH0323894B2 (ja) | 1991-03-29 |
Family
ID=13835115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59084598A Granted JPS60227229A (ja) | 1984-04-25 | 1984-04-25 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60227229A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695635B2 (ja) * | 1987-04-10 | 1998-01-14 | シチズン時計株式会社 | 液晶表示装置 |
| CN109136870B (zh) * | 2018-07-19 | 2020-12-01 | 吴江南玻华东工程玻璃有限公司 | 过渡态氧化镍铬膜层的制备方法及包含该过渡态氧化镍铬膜层的可钢化低辐射镀膜玻璃 |
-
1984
- 1984-04-25 JP JP59084598A patent/JPS60227229A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60227229A (ja) | 1985-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0323894B2 (ja) | ||
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JP2740591B2 (ja) | 半導体装置の製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0247633A (ja) | マトリックス型液晶表示パネル | |
| JPH0554271B2 (ja) | ||
| JPS61185723A (ja) | 液晶表示装置 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JP3792490B2 (ja) | 絶縁性樹脂基板およびそれを用いた液晶表示装置 | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 | |
| JPH05299436A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| JPH03152806A (ja) | 半導体パネル | |
| JPS6358487A (ja) | マトリクス表示装置 | |
| JPH05127196A (ja) | 薄膜ダイオードおよびその製造方法 | |
| JPH05136412A (ja) | 薄膜素子 | |
| JPS6358489A (ja) | マトリクス表示装置 | |
| JPH04192530A (ja) | 薄膜トランジスタの製造方法と液晶表示パネル | |
| JPS62253193A (ja) | マトリクス型表示装置 | |
| JPS62253191A (ja) | マトリクス型表示装置 | |
| JPH01253965A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH05136413A (ja) | 薄膜素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |