JPH03235294A - センス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセンス回路に関し、特に２本の入力データ線間
の電位差を増幅するセンス増幅部を備えたＭＯ３型半導
体メモリのセンス回路に関する。

〔従来の技術〕

従来、この種のセンス回路は、第４図に示すように、セ
ンス増幅部ＩＡが動作停止中に次のサイクルの読出し動
作を行い易くするために、平衡化回路５により、センス
増幅部ＩＡの入力端間、すなわち入力データ線２Ａ、２
８間の電位差の縮小を行っていた。

〔発明が解決しようとする課題〕

上述した従来のセンス回路は、センス増幅部】Ａが動作
停止中に、平衡化回路５により入力データ線２４．２Ｂ
間の電位差を縮小する構成となっているので、平衡化回
路５はセンス増幅部１Ａが動作中に入力データ線２Ａ、
２Ｂｆｍの電位差を制限することはできず、センス増幅
部１＾の増幅動作に必要な電位差を越えて余分な電位差
が生じ、次のサイクルに、この電位差を解消するために
余分な時間を必要とし、動作速度が低下するという欠点
がある。

また、平衡化回路５を制御する信号を必要とするため、
余分な配線が必要となり、雑音の原因になるという欠点
がある。

さらに、センス増幅部ＩＡにパイプライン動作を行わせ
る場合には、入力データ線２Ａ　、２Ｂ間の電位差を縮
小させるための平衡化はできないため、平衡化回路５の
制御が複雑になるという欠点もある。

本発明の目的は、第１及び第２の入力データ線間の電位
差が必要以上に大きくなるのを防止して動作速度を上げ
ることができ、余分な配線や雑音の原因となる平衡化回
路を除去しパイプライン動作を容易に行うことができる
センス回路を提供することにある。

〔課題を解決するための手段〕

第１の発明のセンス回路は、第１及び第２の入力端を備
え、制御信号により活性化して前記第１及び第２の入力
端間の電位差を増幅して出力するセンス増幅部と、この
センス増幅部の第１及び第２の入力端とそれぞれ対応し
て接続する第１及び第２の入力データ線と、この第１及
び第２の入力データ線間に設けられ、この第１及び第２
の入力データ線間の電位差が所定のレベルを越えないよ
うに制限する振幅制限回路とを有している。

また、第２の発明のセンス回路は、制御信号により活性
化し第１及び第２の入力信号を差動増幅して出力する第
１のセンス増幅部と、前記制御信号により活性化し前記
第１及び第２の入力信号を前記第１のセンス増幅部とは
逆相で差動増幅して出力する第２のセンス増幅部と、前
記第１及び第２のセンス増幅部の出力信号をそれぞれ対
応して伝達する第１及び第２の入力データ線と、第１及
び第２の入力端を前記第１及び第２の入力データ線にそ
れぞれ対応して接続し前記制御信号の反転信号により活
性化して前記第１及び第２の入力端間の電位差を増幅し
て出力する第３のセンス増幅部と、前記第１及び第２の
入力データ線間に設けられ、この第１及び第２の入力デ
ータ線間の電位差が所定のレベルを越えないように制限
する振幅制限回路とを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例を示す回路図である。

この実施例は、制御信号ＩＣにより活性化し第１及び第
２の入力信号ＤＩＯ，ＤＩＯを差動増幅して出力するセ
ンス増幅部ＩＢと、制御信号ＣＩにより活性化し第１及
び第２の入力信号ＤＩＯ。

ＤＩＯをセンス増幅部ＩＢとは逆相で差動増幅して出力
するセンス増幅部１ｃと、センス増幅部ｉｓ、ｌｃの出
力信号（ＤＩＩ、ＤＩＩ）をそれぞれ対応して伝達する
第１及び第２の入力データ線２Ａ、２Ｂと、第１及び第
２の入力端を第１及び第２の入力データ線２　Ａ　＋　
２　Ｂにそれぞれ対応して接続し制御信号ＣＩにより活
性化して第１及び第２の入力端間の電位差を増幅して出
力するセンス増幅部１ｃと、第１及び第２の入力データ
線２Ａ、２Ｂ間に設けられ、この第１及び第２の入力デ
ータ線２Ａ、２８間の電位差が所定のレベルを越えない
ように制限する振幅制限回路３とを有する構成となって
いる。

この実施例においては、振幅制限回路３のトランジスタ
Ｑ１６．Ｑ１７がダイオード接続され、かつ互いにソー
ス、ドレインが逆に接続されているので、入力データ線
２Ａ、２８間の電位差はトランジスタＱ１６．Ｑ１７の
しきい値電圧より上らないように制限される。この制限
される電圧を、センス増幅部ＩＡの差動増幅動作に必要
なレベルよりわずかに高いレベルに設定すれば、センス
増幅部ＩＡはその機能をはたし、しかも平衡化回路がな
くても、また入力データＤＩＯ，ＤＩＯの電位差が大き
くても入力データ線２Ａ、２Ｂ間の電位差は抑えられる
ので、センス増幅部ＩＡによる次サイクルの読出し動作
速度を速くすることができる。

第２図は本発明の第２の実施例を示す回路図である。

この実施例が第１図に示された実施例と相違する点は、
振幅制限回路のトランジスタＱ１６．Ｑ１７のゲートに
それぞれ所定の電位を供給するトランジスタＱ１８〜Ｑ
２１を設け、第１及び第２の入力データ線２Ａ、２Ｂの
電位の制限されるレベルを、これらトランジスタＱ１８
〜Ｑ２１により抑制するようにした点である。

入力データ線２４．２Ｂの電位差が中間電位よりも高レ
ベル側で大きくなる場合には、トランジスタＱ１７．Ｑ
２０．Ｑ２１により抑制し、逆に中間電位よりも低レベ
ル側で大きくなる場合には、トランジスタＱ１６．Ｑ１
８．Ｑ１９により抑制するようにしている。なお、トラ
ンジスタＱ１８、Ｑ１９は、入力データ線２Ａ、２Ｂ（
’）電位差が中間レベルよりも低レベル側で生じたとき
にトランジスタＱ１６を動作させるようにこのトランジ
スタＱ１６のゲート電位を調整する。同様に、トランジ
スタＱ２０．Ｑ２１は、入力データ線２Ａ、２Ｂの電位
差か中間レベルよりも高レベル側で生じたときにトラン
ジスタＱ１７を動作させるようにこのトランジスタＱ１
７のゲート電位を調整する。

第３図は本発明の第３の実施例を示す回路図である。

この実施例が第１図に示された実施例と相違する点は、
制御信号Ｃ工を反転するインバータ４を設け、このイン
バータ４の出力によりセンス増幅部ＩＡの活性化を制御
し、このセンス増幅部ＩＡがセンス増幅部１Ｂ、ＩＣよ
り制御信号ＣＩの半周期だけ遅れて活性化するようにし
た点にある。

パイプライン動作を実施する場合には、入力データ線２
Ａ、２Ｂにより前段のセンス増幅１ａ。

１ｃからの出力データＤｌｌ、ＤＩＩをセンス増幅部Ｉ
Ａが読出すまで保持しておく必要があり、この保持する
期間をインバータ４により作り出している。また、入力
データ線２Ａ、２＋１１を平衡化回路により平衡化して
しまうと、出力データを保持することができなくなりパ
イプライン動作を行うことができなくなるので、平衡化
回路は除去しである。この実施例においては、平衡化回
路がなく、しかも入力データ線２Ａ、２Ｂ間の電位差は
、振幅制限回路３によりセンス増幅部ＩＡが増幅機能を
はなすことができる最低限のレベルに抑えられるので、
パイプライン動作を容易に行うことができる。

〔発明の効果〕

以上説明したように本発明は、センス増幅部の２つの入
力端と接続する２本の入力データ線間に、この入力デー
タ線間の電位差を所定のレベルに制限する振幅制限回路
を設け、また前記センス増幅部を前段センス増幅部より
所定の時間遅れて活性化するように制御する構成とする
ことにより、入力データ線間の電位差が低いレベルに抑
えられるのでセンス増幅部による次サイクルのデータの
読出し速度等の動作速度を上げることができ、かつ平衡
化回路を除去することができるので、余分な配線や雑音
の原因を除去することができ、また、パイプライン動作
を容易に行うことかできる効果がある。

【図面の簡単な説明】

第１図、第２図及び第３図はそれぞれ本発明の第１．第
２及び第３の実施例を示す回路図、第４図は従来のセン
ス回路の一例を示す回路図である。 ■Ａ〜１ｃ・・・センス増幅部、２Ａ、２Ｂ・・・入力
データ線、３，３Ａ・・・振幅制限回路、４，４Ａ・・
・インバータ、５・・・平衡化回路、Ｑ１〜Ｑ２２・・
・トランジスタ。

Claims (1)

1. 【特許請求の範囲】 １、第１及び第２の入力端を備え、制御信号により活性
   化して前記第１及び第２の入力端間の電位差を増幅して
   出力するセンス増幅部と、このセンス増幅部の第１及び
   第２の入力端とそれぞれ対応して接続する第１及び第２
   の入力データ線と、この第１及び第２の入力データ線間
   に設けられ、この第１及び第２の入力データ線間の電位
   差が所定のレベルを越えないように制限する振幅制限回
   路とを有することを特徴とするセンス回路。 ２、振幅制限回路を、ソース及びドレインを第１及び第
   ２の入力データ線にそれぞれ対応して接続する第１のト
   ランジスタと、ソース及びドレインを前記第１のトラン
   ジスタとは逆に前記第１及び第２の入力データ線に接続
   する第２のトランジスタと、前記第１及び第２のトラン
   ジスタのゲートにそれぞれ所定の電位を供給する第３及
   び第４のトランジスタとを備えた構成とし、前記第１及
   び第２の入力データ線の電位の制限されるレベルを前記
   第３及び第４のトランジスタにより抑制するようにした
   請求項１記載のセンス回路。 ３、制御信号により活性化し第１及び第２の入力信号を
   差動増幅して出力する第１のセンス増幅部と、前記制御
   信号により活性化し前記第１及び第２の入力信号を前記
   第１のセンス増幅部とは逆相で差動増幅して出力する第
   ２のセンス増幅部と、前記第１及び第２のセンス増幅部
   の出力信号をそれぞれ対応して伝達する第１及び第２の
   入力データ線と、第１及び第２の入力端を前記第１及び
   第２の入力データ線にそれぞれ対応して接続し前記制御
   信号の反転信号により活性化して前記第１及び第２の入
   力端間の電位差を増幅して出力する第３のセンス増幅部
   と、前記第１及び第２の入力データ線間に設けられ、こ
   の第１及び第２の入力データ線間の電位差が所定のレベ
   ルを越えないように制限する振幅制限回路とを有するこ
   とを特徴とするセンス回路。