JPH03235138A - メモリアクセス回数測定装置 - Google Patents
メモリアクセス回数測定装置Info
- Publication number
- JPH03235138A JPH03235138A JP2029628A JP2962890A JPH03235138A JP H03235138 A JPH03235138 A JP H03235138A JP 2029628 A JP2029628 A JP 2029628A JP 2962890 A JP2962890 A JP 2962890A JP H03235138 A JPH03235138 A JP H03235138A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory access
- accesses
- access frequency
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は計算機におけるプログラムの実行時に、メモリ
に対して指定されるアドレスのアクセス回数を測定して
上記プログラムの動作特性を解析し、ソフトウェア・ハ
ードウェアの実行効率の向上を図る為のメモリアクセス
同数＃Ｊ定装置に関する。
に対して指定されるアドレスのアクセス回数を測定して
上記プログラムの動作特性を解析し、ソフトウェア・ハ
ードウェアの実行効率の向上を図る為のメモリアクセス
同数＃Ｊ定装置に関する。
（従来の技術）
計算機におけるプログラムの実行時に、メモリに対して
指定されるアドレスのアクセス回数を従来、このような
メモリアクセス回数の測定は、例えば第４図に示すよう
にＣＰＵＩからバス２を介して出力されるメインメモリ
３に対するアクセス信号を、上記バス２に接続されたメ
モリアクセスアドレス検出装置４にて監視し、メインメ
モリ３に対するアクセス信号が判定検出されたとき、そ
こでアクセスされているメモリのアドレス情報に従って
メモリアクセス回数記憶メモリ５の該当項目にセットさ
れている値を歩道（カウントアツプ）することで、その
メモリアクセス回数をメモリアドレス毎に計測するよう
に構成されている。
指定されるアドレスのアクセス回数を従来、このような
メモリアクセス回数の測定は、例えば第４図に示すよう
にＣＰＵＩからバス２を介して出力されるメインメモリ
３に対するアクセス信号を、上記バス２に接続されたメ
モリアクセスアドレス検出装置４にて監視し、メインメ
モリ３に対するアクセス信号が判定検出されたとき、そ
こでアクセスされているメモリのアドレス情報に従って
メモリアクセス回数記憶メモリ５の該当項目にセットさ
れている値を歩道（カウントアツプ）することで、その
メモリアクセス回数をメモリアドレス毎に計測するよう
に構成されている。
例えば第５図に示すプログラムは、メインメモリ３の［
１０００］番地から格納されているデータを順次ＣＰＵ
Ｉに読み込み、その値をＣＰＵＩにおける１つのデータ
レジスタに足し込むと共に、そのデータレジスタの値が
［１００００１以上になったら上記データの読み込みを
中止するものである。
１０００］番地から格納されているデータを順次ＣＰＵ
Ｉに読み込み、その値をＣＰＵＩにおける１つのデータ
レジスタに足し込むと共に、そのデータレジスタの値が
［１００００１以上になったら上記データの読み込みを
中止するものである。
尚、このプログラムはメインメモリ３の［１００］番地
から［１０７］番地にかけて格納されており、処理対象
となるデータは［１０００］番地から格納さり［１００
ｇ］番地のデータを読み込んだ時点でデー回の繰り返し
実行によってそのループを抜け、その処理を中止する。
から［１０７］番地にかけて格納されており、処理対象
となるデータは［１０００］番地から格納さり［１００
ｇ］番地のデータを読み込んだ時点でデー回の繰り返し
実行によってそのループを抜け、その処理を中止する。
この場合、メインメモリ３の［１００］番地へは１回、
［１０１１番地がら［１０４］番地に対してはそれぞれ
９回、そして［１０５］番地と［１０Ｂ］番地に対して
はそれぞれ１回のメモリアクセスが生じることになる。
［１０１１番地がら［１０４］番地に対してはそれぞれ
９回、そして［１０５］番地と［１０Ｂ］番地に対して
はそれぞれ１回のメモリアクセスが生じることになる。
前記メモリアクセスアドレス検出装置４は、このような
ＣＰＵＩからメインメモリ３へのメモリアクセスがある
都度、そのアクセスデータを解析してどのアドレスにア
クセスがなされたかを判定検出している。そしてその解
析結果に従い、前記メモリアクセス回数記憶メモリ５の
指定されたアドレス、具体的には予め上記メインメモリ
３の各アドレスに対応付けて定められたメモリアクセス
回数記憶メモリ５のアドレスに、そのメモリアクセス回
数が記憶される。このメモリアクセス回数の記憶は、当
該アドレスに格納されている値（初期値；０）をメモリ
アクセスが検出される都度、インクリメントすることに
よりなされる。この結果、上述した例では上記メモリア
クセス回数記憶の長いプログラムの動作特性を解析する
べくそのメモリアクセス回数を上述したように計測する
と、メモリアクセス回数記憶メモリ５としては非常に大
容量なメモリを準備する必要がある。またプロセス回数
を無視し、その上位桁で示される大まかなメモリアクセ
ス回数だけを求めれば、その解析目的を十分に達し得る
ことが多々ある。
ＣＰＵＩからメインメモリ３へのメモリアクセスがある
都度、そのアクセスデータを解析してどのアドレスにア
クセスがなされたかを判定検出している。そしてその解
析結果に従い、前記メモリアクセス回数記憶メモリ５の
指定されたアドレス、具体的には予め上記メインメモリ
３の各アドレスに対応付けて定められたメモリアクセス
回数記憶メモリ５のアドレスに、そのメモリアクセス回
数が記憶される。このメモリアクセス回数の記憶は、当
該アドレスに格納されている値（初期値；０）をメモリ
アクセスが検出される都度、インクリメントすることに
よりなされる。この結果、上述した例では上記メモリア
クセス回数記憶の長いプログラムの動作特性を解析する
べくそのメモリアクセス回数を上述したように計測する
と、メモリアクセス回数記憶メモリ５としては非常に大
容量なメモリを準備する必要がある。またプロセス回数
を無視し、その上位桁で示される大まかなメモリアクセ
ス回数だけを求めれば、その解析目的を十分に達し得る
ことが多々ある。
このような場合でもメモリアクセスが検出される都度、
そのアドレスに対するアクセス回数を個々に計数するよ
うにした従来の装置にあっては、メモリアクセス回数記
憶メモリ５として大容量なメモリを準備する必要があり
、非常に大きな無駄となっていると云う問題があった。
そのアドレスに対するアクセス回数を個々に計数するよ
うにした従来の装置にあっては、メモリアクセス回数記
憶メモリ５として大容量なメモリを準備する必要があり
、非常に大きな無駄となっていると云う問題があった。
（発明が解決しようとする課題）
このように従来にあってはメモリに対するアクセスが検
出される都度、そのメモリのアドレスに対するアクセス
回数を個々に計数しているので、ので、その目的とする
ところは、小容量のメモリを効果的に用いてメモリアク
セス回数の概略を効果的に測定することのできる実用性
の高いメモリアクセス回数測定装置を提供することにあ
る。
出される都度、そのメモリのアドレスに対するアクセス
回数を個々に計数しているので、ので、その目的とする
ところは、小容量のメモリを効果的に用いてメモリアク
セス回数の概略を効果的に測定することのできる実用性
の高いメモリアクセス回数測定装置を提供することにあ
る。
［発明の構成］
（課題を解決するための手段）
本発明は計算機におけるプログラムの実行時に、メモリ
に対して指定されるアドレスのアクセス回数を測定して
上記プログラムの動作特性を解析するメモリアクセス回
数測定装置に係り、メモリに対するアクセスを検出する
手段と、上記メモリの指定されたアドレスにアクセスが
生じたとき、そのアクセス回数を記録する記録手段と、
このメモリへのアクセス回数の記録を所定の頻度で制御
する手段、例えば乱数データに従って確率論的にその記
録を制御する手段とを具備し、確率論的な成る頻度での
みメモリアクセス回数を記録することにより、複雑な処
理を伴うことなしに簡易に、効率的にメモリアクセス回
数の概略を計測し得るようにしたことを特徴とするもの
での計１１が行われるので、小容量のメモリアクセス回
数記憶メモリを準備するだけで、そのアクセス回数の概
略値を効果的に計測することが可能となる。
に対して指定されるアドレスのアクセス回数を測定して
上記プログラムの動作特性を解析するメモリアクセス回
数測定装置に係り、メモリに対するアクセスを検出する
手段と、上記メモリの指定されたアドレスにアクセスが
生じたとき、そのアクセス回数を記録する記録手段と、
このメモリへのアクセス回数の記録を所定の頻度で制御
する手段、例えば乱数データに従って確率論的にその記
録を制御する手段とを具備し、確率論的な成る頻度での
みメモリアクセス回数を記録することにより、複雑な処
理を伴うことなしに簡易に、効率的にメモリアクセス回
数の概略を計測し得るようにしたことを特徴とするもの
での計１１が行われるので、小容量のメモリアクセス回
数記憶メモリを準備するだけで、そのアクセス回数の概
略値を効果的に計測することが可能となる。
つまりメモリアクセスが検出されたとき、その検出結果
をメモリアクセス回数として計数するか否かを乱数デー
タに従って確率論的に決定制御するので、メモリアクセ
スに対する実質的な計数回数を減らすことができる。こ
の結果、小容量のメモリアクセス回数記憶メモリを準備
しておくだけで、そのメモリアクセス回数の概略を効果
的に測定することが可能となる。
をメモリアクセス回数として計数するか否かを乱数デー
タに従って確率論的に決定制御するので、メモリアクセ
スに対する実質的な計数回数を減らすことができる。こ
の結果、小容量のメモリアクセス回数記憶メモリを準備
しておくだけで、そのメモリアクセス回数の概略を効果
的に測定することが可能となる。
（実施例）
以下、図面を参照して本発明の一実施例に係るメモリア
クセス回数測定装置について説明する。
クセス回数測定装置について説明する。
第１図は実施例装置の概略構成図で、■はメインメモリ
３に格納されたプログラムを実行するＣＰＵ、２はこの
ＣＰＵＩ とメインメモリ３とを結ぶバスである。メモ
リアクセスアドレス検出装置４は従来装置と同様に上記
バス２上のデータを例えば最長符号化系列発生装置等と
して実現される。メモリアクセス回数記録制御装置７は
、前記メモリアクセスアドレス検出装置４にてメインメ
ス回数記憶メモリ５に記録するか否かを制御するもので
ある。このメモリアクセス回数の記録制御は、例えば上
記乱数値が所定の条件を満たす値であるか否かを判定す
る等して行われる。具体的には乱数値が［５］で割り切
れるか否かを判定し、［５］で割り切れた場合にのみ、
そのメモリアクセスの情報をメモリアクセス回数記憶メ
モリ５に記録する等の制御がなされる。
３に格納されたプログラムを実行するＣＰＵ、２はこの
ＣＰＵＩ とメインメモリ３とを結ぶバスである。メモ
リアクセスアドレス検出装置４は従来装置と同様に上記
バス２上のデータを例えば最長符号化系列発生装置等と
して実現される。メモリアクセス回数記録制御装置７は
、前記メモリアクセスアドレス検出装置４にてメインメ
ス回数記憶メモリ５に記録するか否かを制御するもので
ある。このメモリアクセス回数の記録制御は、例えば上
記乱数値が所定の条件を満たす値であるか否かを判定す
る等して行われる。具体的には乱数値が［５］で割り切
れるか否かを判定し、［５］で割り切れた場合にのみ、
そのメモリアクセスの情報をメモリアクセス回数記憶メ
モリ５に記録する等の制御がなされる。
このような制御を受けてメモリアクセス回数記憶メモリ
５に記録されるメモリアクセス回数の情報は、従来装置
と同様に、予め上記メインメモリスへのメモリアクセス
が検出される都度、インクリメントすることによりなさ
れる。
５に記録されるメモリアクセス回数の情報は、従来装置
と同様に、予め上記メインメモリスへのメモリアクセス
が検出される都度、インクリメントすることによりなさ
れる。
このように構成された本装置の動作を前述した第５図に
示すプログラムを実行する場合を例に説明する。またこ
のとき前記乱数発生装置６からは、例えば ［］、８．２５．５２，１７．６１，９９．２９．３５
．０２，８１，１９．３７，７９゜制御装置７は乱数値
が［５］で割り切れた場合にのみメモリアクセスの情報
をメモリアクセス回数記憶メモリ５に記録する制御する
ものとする。
示すプログラムを実行する場合を例に説明する。またこ
のとき前記乱数発生装置６からは、例えば ［］、８．２５．５２，１７．６１，９９．２９．３５
．０２，８１，１９．３７，７９゜制御装置７は乱数値
が［５］で割り切れた場合にのみメモリアクセスの情報
をメモリアクセス回数記憶メモリ５に記録する制御する
ものとする。
しかしてこの例では、例えば第２図に示すようにＣＰＵ
Ｉからメインメモリ３へのアクセスか検出される。そし
てそのメモリアクセス検出時点に得られる乱数データは
、第２図に示すようになる。
Ｉからメインメモリ３へのアクセスか検出される。そし
てそのメモリアクセス検出時点に得られる乱数データは
、第２図に示すようになる。
即ち、［１００］番地へのメモリアクセスが検出される
と、その時に求められる乱数値［１８］が［５コで割り
切れるか否かが判定される。この場合には、上記乱数値
［１８］が［５コで割り切れないので、メモリアクセス
回数記憶メモリ５のＥ ｌｏＱＥ番地の格納データのイ
ンクリメントは行われない。
と、その時に求められる乱数値［１８］が［５コで割り
切れるか否かが判定される。この場合には、上記乱数値
［１８］が［５コで割り切れないので、メモリアクセス
回数記憶メモリ５のＥ ｌｏＱＥ番地の格納データのイ
ンクリメントは行われない。
しかる後、次に［１０１］番地へのメモリアクセスが検
出されると、その時に求められる乱数値［２５コが［５
コで割り切れるが否がが判定される。
出されると、その時に求められる乱数値［２５コが［５
コで割り切れるが否がが判定される。
この場合には、上記乱数値［２５〕が［５］で割り切れ
ることからメモリアクセス回数記憶メモリ５の［１［１
１〕番地の格納データのインクリメントが乱数値が［５
］で割り切れる場合にのみ、メモリアクセス回数記憶メ
モリ５へのメモリアクセス回数の情報が記録される。こ
の結果、第６図に示すプログラムの実行が終了した時点
には、メモリアクセス回数記憶メモリ５には第３図に示
すようなメモリアクセス回数の情報が求められることに
なる。
ることからメモリアクセス回数記憶メモリ５の［１［１
１〕番地の格納データのインクリメントが乱数値が［５
］で割り切れる場合にのみ、メモリアクセス回数記憶メ
モリ５へのメモリアクセス回数の情報が記録される。こ
の結果、第６図に示すプログラムの実行が終了した時点
には、メモリアクセス回数記憶メモリ５には第３図に示
すようなメモリアクセス回数の情報が求められることに
なる。
このようにこの実施例では、乱数値が［５］で割り切れ
るか否かを条件としてメモリアクセスの検出情報のメモ
リアクセス回数記憶メモリ５への記録を制御している。
るか否かを条件としてメモリアクセスの検出情報のメモ
リアクセス回数記憶メモリ５への記録を制御している。
しがして上記乱数値の系列はランダムに発生されるもの
であるから、その乱数値が［５］で割り切れるときの頻
度は確率論的に［１１５，］の確率となる。この結果、
メインメモリ３の各アドレスに対してアクセスされる回
数は、［１１５］の確率でメモリアクセス回数記憶メモ
リ５に格納されることになり、その計数回数を概略的に
［１１５］に減らすことができる。従ってメモリアクセ
ス回数記憶メモリ５には、実際に発生したメモリアクセ
スの回数の概略を示す情るアドレスへのメモリアクセス
に対してのみメモリアクセス回数記憶メモリ５への記録
回数の頻度が高くなることもあるが、大局的にはメイン
メモリ３へのアクセスがそのプログラムにのみ依存して
発生し、これとは独立に乱数値が発生されることから、
メモリアクセス回数記憶メモリ５への記録回数の頻度は
平均化されると云える。この結果、実行長の長いプログ
ラムを解析するような場合には、その局部的な偏りが是
正・平均化され、その概略的なメモリアクセスの回数の
情報が大局的に得られることになる。
であるから、その乱数値が［５］で割り切れるときの頻
度は確率論的に［１１５，］の確率となる。この結果、
メインメモリ３の各アドレスに対してアクセスされる回
数は、［１１５］の確率でメモリアクセス回数記憶メモ
リ５に格納されることになり、その計数回数を概略的に
［１１５］に減らすことができる。従ってメモリアクセ
ス回数記憶メモリ５には、実際に発生したメモリアクセ
スの回数の概略を示す情るアドレスへのメモリアクセス
に対してのみメモリアクセス回数記憶メモリ５への記録
回数の頻度が高くなることもあるが、大局的にはメイン
メモリ３へのアクセスがそのプログラムにのみ依存して
発生し、これとは独立に乱数値が発生されることから、
メモリアクセス回数記憶メモリ５への記録回数の頻度は
平均化されると云える。この結果、実行長の長いプログ
ラムを解析するような場合には、その局部的な偏りが是
正・平均化され、その概略的なメモリアクセスの回数の
情報が大局的に得られることになる。
かくしてこのように構成された本装置によれば、メモリ
アクセス回数記憶メモリ５に記録されるメモリアクセス
の回数の情報を大幅に削減することができるので、メモ
リアクセス回数記憶メモリ５として小容量のメモリを準
備するだけでその計測を効果的に行うことができる。し
かも確率論的に均等に間引かれたメモリアクセス回数の
情報だけ度を制御したが、その制御条件は仕様に応じて
定データを発生し、メモリアクセスが検出された時点で
上記カウンタから出力されている数値データを判定して
メモリアクセス回数記録メモリ５への記録を制御するよ
うにしても良い。また予め設定されている数値データを
記憶したメモリを用い、このメモリから順次出力される
データを乱数として用いることも可能である。その他、
本発明はその要旨を逸脱しない範囲で種々変形して実施
することができる。
アクセス回数記憶メモリ５に記録されるメモリアクセス
の回数の情報を大幅に削減することができるので、メモ
リアクセス回数記憶メモリ５として小容量のメモリを準
備するだけでその計測を効果的に行うことができる。し
かも確率論的に均等に間引かれたメモリアクセス回数の
情報だけ度を制御したが、その制御条件は仕様に応じて
定データを発生し、メモリアクセスが検出された時点で
上記カウンタから出力されている数値データを判定して
メモリアクセス回数記録メモリ５への記録を制御するよ
うにしても良い。また予め設定されている数値データを
記憶したメモリを用い、このメモリから順次出力される
データを乱数として用いることも可能である。その他、
本発明はその要旨を逸脱しない範囲で種々変形して実施
することができる。
［発明の効果］
以上説明したように本発明によれば、メモリアクセスの
回数を大まかに測定してプログラムの動作特性を解析す
るような場合、成る頻度でのみメモリアクセスの回数を
計ｎ１するので、小容量のメモリアクセス回数記憶メモ
リを効果的に用いて簡易に効率良くメモリアクセスの頻
度を概略的に測定することができる等の実用上多大なる
効果が奏せられる。
回数を大まかに測定してプログラムの動作特性を解析す
るような場合、成る頻度でのみメモリアクセスの回数を
計ｎ１するので、小容量のメモリアクセス回数記憶メモ
リを効果的に用いて簡易に効率良くメモリアクセスの頻
度を概略的に測定することができる等の実用上多大なる
効果が奏せられる。
第１図は本発明の一実施例に係るメモリアクセス回数測
定装置の概略構成図、第２図は実施例装析対象とするプ
ログラムの例を示す図、第６図は従来装置におけるメモ
リアクセス回数記憶メモリの収集データ例を示す図であ
る。 し・・ＣＰＵ、２・・・バス、３・・・メインメモリ、
４・・・メモリアクセスアドレス検出装置、５・・・メ
モリアクセス回数記憶メモリ、６・・・乱数発生装置、
７・・・メモリアクセス回数記録制御装置。
定装置の概略構成図、第２図は実施例装析対象とするプ
ログラムの例を示す図、第６図は従来装置におけるメモ
リアクセス回数記憶メモリの収集データ例を示す図であ
る。 し・・ＣＰＵ、２・・・バス、３・・・メインメモリ、
４・・・メモリアクセスアドレス検出装置、５・・・メ
モリアクセス回数記憶メモリ、６・・・乱数発生装置、
７・・・メモリアクセス回数記録制御装置。
Claims (2)
- （１）計算機におけるプログラムの実行時に、メモリに
対して指定されるアドレスのアクセス回数を測定して上
記プログラムの動作特性を解析するメモリアクセス回数
測定装置において、 メモリに対するアクセスを検出する手段と、上記メモリ
の指定されたアドレスにアクセスが生じたとき、そのア
クセス回数を記録する記録手段と、このメモリへのアク
セス回数の記録を所定の頻度で制御する手段とを具備し
たことを特徴とするメモリアクセス回数測定装置。 - （２）メモリへのアクセス回数の記録を所定の頻度で制
御する手段は、乱数データに従って確率論的にその記録
を制御することを特徴とする請求項（１）に記載のメモ
リアクセス回数測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2029628A JPH03235138A (ja) | 1990-02-13 | 1990-02-13 | メモリアクセス回数測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2029628A JPH03235138A (ja) | 1990-02-13 | 1990-02-13 | メモリアクセス回数測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03235138A true JPH03235138A (ja) | 1991-10-21 |
Family
ID=12281354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2029628A Pending JPH03235138A (ja) | 1990-02-13 | 1990-02-13 | メモリアクセス回数測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03235138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191882A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | メモリアクセス頻度測定方式 |
| JP2005339107A (ja) * | 2004-05-26 | 2005-12-08 | Nec Electronics Corp | パフォーマンス・モニタ回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5576457A (en) * | 1978-12-04 | 1980-06-09 | Mitsubishi Electric Corp | Evaluation data collecting device for computer system performance |
| JPS55163697A (en) * | 1979-06-05 | 1980-12-19 | Mitsubishi Electric Corp | Memory device |
| JPS59119452A (ja) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | マスタ・フアイルのデ−タ作成方式 |
-
1990
- 1990-02-13 JP JP2029628A patent/JPH03235138A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5576457A (en) * | 1978-12-04 | 1980-06-09 | Mitsubishi Electric Corp | Evaluation data collecting device for computer system performance |
| JPS55163697A (en) * | 1979-06-05 | 1980-12-19 | Mitsubishi Electric Corp | Memory device |
| JPS59119452A (ja) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | マスタ・フアイルのデ−タ作成方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191882A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | メモリアクセス頻度測定方式 |
| JP2005339107A (ja) * | 2004-05-26 | 2005-12-08 | Nec Electronics Corp | パフォーマンス・モニタ回路 |
| JP4504737B2 (ja) * | 2004-05-26 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | パフォーマンス・モニタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821178A (en) | Internal performance monitoring by event sampling | |
| US6321341B1 (en) | Method and apparatus for measuring the power consumption of a computer | |
| WO2008072678A1 (ja) | 検出装置、システム、プログラムおよび検出方法 | |
| TWI747199B (zh) | 用以異常行為偵測或分析的共用儲存系統的方法與計算機儲存節點 | |
| JPH03235138A (ja) | メモリアクセス回数測定装置 | |
| Aschenbrenner et al. | The neurotron monitor system | |
| JP2961199B2 (ja) | パルス列入力処理装置 | |
| JP3419392B2 (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| JPH03118644A (ja) | プログラム実行モニタ | |
| JP2000348007A (ja) | マルチプロセッサシステムのための動作トレース時刻同期方式およびその方法 | |
| JPH07271632A (ja) | プログラム・デバッグ装置 | |
| JP5710543B2 (ja) | 半導体集積回路 | |
| JP3212214B2 (ja) | 状態遷移試験装置 | |
| TW410300B (en) | Detection method for the storage capacity of high speed cache | |
| JPH0452835A (ja) | プログラムテスト評価方式 | |
| JPH0357970A (ja) | パルス入力装置 | |
| JPH01286061A (ja) | バス監視装置 | |
| JP2775830B2 (ja) | 命令頻度測定方式 | |
| Kozlowski et al. | Performance results for the new RSX-11M Q system | |
| JPS61136143A (ja) | 計算機性能測定装置 | |
| JPS6010357A (ja) | コンピユ−タの性能測定用デ−タ集計装置 | |
| JPS588363A (ja) | プログラム実行履歴情報収集方式 | |
| JPH0619753A (ja) | プログラム開発支援装置 | |
| JPS599936B2 (ja) | デ−タ監視装置 | |
| JPH0628237A (ja) | 性能情報計測方式 |