JPS61136143A - 計算機性能測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子計算機のプログラムの実行時間および応
答時間等の計算性能を測定する計算機性能測定装置に関
するものである。

〔従来の技術〕

従来、計算機の性能測定装置としてはノ・−ドウエアの
性能を測定するものがあり、この装置にＬって命令の使
用頻度およびチャネルの専有率等を測定してい文。

〔発明が解決し二つとする問題点〕

し九がって、従来の計算機ａ粍測定装置にあっては、プ
ログラムに対する中央処理装置（以下ＣＰＵと言う）の
占有時間、入力時間等の測冗はできなかった。

本発明はこれらの問題点を解決する次めになされたもの
で、プログラムや入出力装置を監視し、その実行時間や
応答時間等の測定が可能な計算機性能測定装置の提供を
目的とする。

〔問題点を解決するための手段〕

この発明に係る計算機性能測定装置は、計算機のプログ
ラムお工びメモリ内容等に対応させた参照アドレスおよ
び基準値を参照値記憶部に記憶させておき、この参照ア
ドレスのメモリの内容と基準値とが一致するか否かを条
件判定機構に工って判定させると共に、その結果を結果
レジスタに記憶させる一方、この結果レジスタとカウン
タ群とを、これらのカウンタ群がカウントアツプするこ
との条件を設定した設定条件レジスタを介して結合し、
所定の条件を満たす回数をカウンタ群に計数させるもの
である。

〔作　用〕

この発明においては、設定条件レジスタに、対２応する
カウンタが計数する条件を与えておき、これらのカウン
タの計数値から希望する特定状態の時間を換算すること
に二ってプログラムの実行時間や応答時間等の計算機性
能を測定する。

〔実施例〕

第１図はこの発明の一実施例を示すブロック図で、ＣＰ
Ｕ（１）とメモリ（３）とがそれぞれ信号線（２）　、
　（４）を介して計算機性能測定装置（１０）に接続さ
れている。そして、この計算機性能測定装置（ｌＯ）は
プログラムアドレスお工びメモリ（３）の内容に対応す
る参照アドレスお工び基準値を記憶する参照値記憶部（
１１）と、参照アドレスのメモリの内容と基準値とを比
較してその比較結果を結果レジスタ（１２）に記憶させ
る条件判定機構（１３）と、結果レジスタ（１２）に対
応して設けられるカウンタ群（１４）と、このカウンタ
群のカウントアツプ条件を設定する設定条件レジスタ（
１５）と、動作タイミング信号を出力するタイマ機構（
１６）と、設定条件レジスタ（１５）の条件を満たし次
回数をカウンタ群（１４）に計数させるカク７トアツプ
機構（１７）とを備えている。

上記のように構成された本実施例の動作を第２図のフロ
ーチャートをも参照して以下に説明する。

先ずこの装置はタイマ機構（１６）が発生するタイミン
グ信号に基いて、一定の周期毎に第２図に示す測定動作
を行なうもので、ステップ（２１）で初期設定するとス
テップ（２２）で参照値記憶部（ｉｉ）に格納され九（
番目が読み出され１次のステップ（２３）でこの参照ア
ドレスに対応するメモリ（３）の内容が読み出される。

このＬうにして読み出されたｉ番目の基準値お工びメモ
リ内容が、ステップ（２４）にて条件判定機構（１３〕
に二って一致して込るか否かが判定され、ステップ（２
５）にて一致、不一致の判定結果が結果レジスタ（１２
）に記憶される。続いて、ステップ（２５）で（ｊ＋１
）番目に指定変更され、さらに、ステップ（２６）にて
上述した処理が参照値記憶部（１１）の全アドレスにつ
いて行なわれたか否かの判定が行なわれ、これらの処理
が終っていなければ順次上記処理が繰返される。

かくして、参照値記憶部（１１）の全ての参照アドレス
について、基準値とメモリ内容との比較結果が結果レジ
スタ（１２）に記憶される。

次に、ステップ（２８）〜（３４）において、結果レジ
スタ（１２）の内容に基いてカウンタ群（１４）が計数
動作を行なうが、この計数動ｆＴ：は設定条件レジスタ
（１５）の条件を満たすものに限定される。

すなわち、設定条件レジスタ（１５）には論理式が格納
されており、この論理式の値を評価し几結果が「真Ｊの
もののみ、これに対応するカウンタに計数動作を行なわ
せる。なお、この論理式は上記結果レジスタ（１２）の
記憶内容を変数として、その論理＃（ＯＲ）、論理積（
ＡＮＤ）および否定（ＮＯＴ　）で表現された式であっ
て、カウンタの計数条件を示してｂる〇 一方、参照値記憶部（１１）の参照アドレスとその内容
の設定釦よび変更、ならびに、設定条件レジスタ（１５
）の設定および変更は、信号線（２）を介してＣＰ　Ｕ
　（１）に工って行なわれ、さらに、カウンタ群（１４
）の初期値設定およびカウント値の読み散りも同様にし
て信号線（２）を介してＣＰ　Ｕ　（１）によって行な
われる０ま念、その順序としては、最初にＣＰ　Ｕ　（
１）が参照値記憶部（１１）および設定条件レジスタ（
１５）の設定を行ない、次いで、カウンタ群（１４）の
初期値を設定することによって性能測定が開始されるの
で、ＣＰＵ（１）で被測定プログラムを実行すると、実
行中に設定し次状態の時間が測定される。

かくして、被測定プログラムの実行が終つ友段階でＣＰ
Ｕ（１）によってカウンタ群（１４）の計数値を読み取
り１次いで、この計数値にタイマ機構（１６）の周期を
掛は合わせることに二り実時間が算出される。

この場合の測定精度はタイマ機構（１６）のタイミング
信号発生周期に依存し、その周期が短かくなる程精度も
増すが、その分だけメモリアクセスの頻度も高くなって
他のプログラムの動作を阻害する〇 一方、周期を長くしすぎると、プログラムの状態変化が
捉えられずに誤差が増大する。

かくして、この周期は長くても測定対象の状態変化の最
短時間の半分以下が適当であった。

なお、上記実施例で１１参照値記憶部（１１）のアドレ
スはメモリ（３）の語単位を想定しているが、この参照
アドレスはビット単位でも、あるいはバイト単位でもｊ
ＩＡ□また、基準値もこれらめ語またはバイトの全ビッ
トパターンとの一致、不一致ではなく、そのうちの一部
をマスクして、マスク部分については基準値との比較を
行なわない：うにすることもでき、これに工って測定対
象がエリ拡がる。

また、上記実施例ではＣＰ　Ｕ　（１）の７０グラム実
行時間を測定する例を示したが、ＯＳ　（□ｐｅｒａｔ
＋ｎｇＢｙＢｔｅ’ｈ’Ｌ）の入出力管理テーブルを参
照して特定の状態の時間を測定することに工って入出力
装置の性能測定も可能である。

なお、計算機と計算機性能測定装置との接続は。

他の周辺入出力装置と同様に、チャネルパスに接続して
も、マイコンなどでは入出力ポートに接続してもあるい
はダイレクト入出力機構に接続してもよい。

〔発明の効果〕

以上の説明に二って明らかな如く、本発明に工れば従来
の計算機性能測定装置と呼ばれるものでは不可能であっ
た、プログラムや入出力時間等の測定が可能になり、し
かも、入出力装置の性ｕヒ測定も可能になるという効果
が得られている。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例の動作を説明するための７０−チャー
トである。

Claims (1)

【特許請求の範囲】
1. 測定対象計算機のプログラムアドレスおよびメモリ内容
   等に対応させて参照アドレスおよび基準値を記憶する参
   照値記憶部と、一定の周期で前記参照アドレスのメモリ
   内容を読み取つて対応する基準値との一致不一致を判定
   し、その結果を結果レジスタに記憶させる条件判定機構
   と、前記結果レジスタに対応して設けられるカウンタ群
   と、前記結果レジスタの値に基づいて前記カウンタ群の
   カウントアップ条件を設定する設定条件レジスタと、こ
   の設定条件レジスタの条件を満たした回数を前記カウン
   タ群に計数させるカウントアップ機構と、前記設定条件
   レジスタの設定、変更および前記カウンタ群の初期設定
   、計数値の読み取りを行なう手段とを備えたことを特徴
   とする計算機性能測定装置。