JPS6168653A - 領域検索制御方式 - Google Patents
領域検索制御方式Info
- Publication number
- JPS6168653A JPS6168653A JP59190833A JP19083384A JPS6168653A JP S6168653 A JPS6168653 A JP S6168653A JP 59190833 A JP59190833 A JP 59190833A JP 19083384 A JP19083384 A JP 19083384A JP S6168653 A JPS6168653 A JP S6168653A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- register
- value
- counter
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムの記憶領域管理のための制御
方式に関する。
方式に関する。
情報処理システムの各種記憶領域を各種プログラムで共
用する場合の管理方式として、記憶領域を固定長の複数
のセグメントに分割し、セグメントを最小単位として、
要求者に割り当てる方式がしばしば用いられる。
用する場合の管理方式として、記憶領域を固定長の複数
のセグメントに分割し、セグメントを最小単位として、
要求者に割り当てる方式がしばしば用いられる。
このような方式の場合に、使用時の効率等を考慮して、
一般に要求に応じて連続する記憶位置にある複数個のセ
グメントを割り当てることができるようにしている。そ
の場合には、空き（割り当てられていない）セグメント
が要求個数以上連続している記憶位置を決定する必要が
あるが、その検索には比較的長い処理時間を要する。
一般に要求に応じて連続する記憶位置にある複数個のセ
グメントを割り当てることができるようにしている。そ
の場合には、空き（割り当てられていない）セグメント
が要求個数以上連続している記憶位置を決定する必要が
あるが、その検索には比較的長い処理時間を要する。
〔従来の技術と発明が解決しようとする問題点〕従来、
セグメントに分割された共用記憶領域を管理するために
、通常各セグメントに１ビツトを対応させ、該ビットを
セグメントの記憶位置順に配置したビット列を使用する
。
セグメントに分割された共用記憶領域を管理するために
、通常各セグメントに１ビツトを対応させ、該ビットを
セグメントの記憶位置順に配置したビット列を使用する
。
該ビット列は最初にすべて“Ｏ゛ とし、要求者に割り
当てたセグメントに対するビットを“ｌ゛ としておき
、要求者からＮセグメントの連続領域の割当要求がある
と、上記ビット列を例えば左端ビ・ノドから１ビツトづ
つテストして、Ｎ個のセグメントが連続して空き状態の
領域を検索する。
当てたセグメントに対するビットを“ｌ゛ としておき
、要求者からＮセグメントの連続領域の割当要求がある
と、上記ビット列を例えば左端ビ・ノドから１ビツトづ
つテストして、Ｎ個のセグメントが連続して空き状態の
領域を検索する。
第２図はその処理の流れの一例を示す図であり、処理の
ステップ１でビットアドレスをＯｌ“Ｏ”ビットの連続
数を計数するカウンタをＯに、指定のセグメント個数Ｎ
を適当なレジスタに初期設定して処理を開始する。
ステップ１でビットアドレスをＯｌ“Ｏ”ビットの連続
数を計数するカウンタをＯに、指定のセグメント個数Ｎ
を適当なレジスタに初期設定して処理を開始する。
ステップ２で第０ビフトが０゛か°１゛かテストし、°
１”であれば使用中セグメントなのでステップ３でカウ
ンタをリセットし、ステップ４でビットアドレスを＋１
して、ステップ２を繰り返す。
１”であれば使用中セグメントなのでステップ３でカウ
ンタをリセットし、ステップ４でビットアドレスを＋１
して、ステップ２を繰り返す。
ステップ２のテストで、ビットが０”であると、ステッ
プ５へ進んでカウンタを＋１し、ステップ６でカウンタ
の値をテストしてＮに達していればステップ７でビット
アドレスをＮ−１減、じて、目的のビットアドレスを得
る。
プ５へ進んでカウンタを＋１し、ステップ６でカウンタ
の値をテストしてＮに達していればステップ７でビット
アドレスをＮ−１減、じて、目的のビットアドレスを得
る。
ステップ６でカウンタ値がＮに達していない場合はステ
ップ４に戻って前記のようにビットテストを続ける。
ップ４に戻って前記のようにビットテストを続ける。
ステップ７で得られるビットアドレスは、目的のセグメ
ント列の先頭セグメントの共用記憶領域内相対アドレス
の上位部分を構成する。
ント列の先頭セグメントの共用記憶領域内相対アドレス
の上位部分を構成する。
一般に、各セグメントの使用期間は異なるの、で、運用
中の前記管理用のビット列は“Ｏ“と１゛がランダムに
散在する状態となるので、前記のような検索処理には時
間を要するようになり、情報処理システムの性能上の問
題点になっていた。
中の前記管理用のビット列は“Ｏ“と１゛がランダムに
散在する状態となるので、前記のような検索処理には時
間を要するようになり、情報処理システムの性能上の問
題点になっていた。
前記の問題点は、セグメントに分割して管理される記憶
領域を有する情報処理システムの、Ｎ個連続し特定の状
態を有するセグメントを検索するに際し、該セグメント
に対応するビットよりなり、該セグメントの記憶位置順
に配列され、上記特定の状態のセグメントに対応する該
ビットを論理゛１゛とじ、他のビットを論理゛０゛ と
したビット列を発生する手段、該ビット列を同一の方向
にそれぞれＯビットからＮ−１ビツトまでシフトしたＮ
組のビット列の論理積ビット列を作成する手段、及び該
論理積ビット列の論理′１゛ のビットによりＮ個連続
するセグメントの記憶位置を決定する手段を存する本発
明の領域検索制御方式によって解決される。
領域を有する情報処理システムの、Ｎ個連続し特定の状
態を有するセグメントを検索するに際し、該セグメント
に対応するビットよりなり、該セグメントの記憶位置順
に配列され、上記特定の状態のセグメントに対応する該
ビットを論理゛１゛とじ、他のビットを論理゛０゛ と
したビット列を発生する手段、該ビット列を同一の方向
にそれぞれＯビットからＮ−１ビツトまでシフトしたＮ
組のビット列の論理積ビット列を作成する手段、及び該
論理積ビット列の論理′１゛ のビットによりＮ個連続
するセグメントの記憶位置を決定する手段を存する本発
明の領域検索制御方式によって解決される。
即ち前記の管理用ビット列の各ビット値を反転した検索
用ビット列を作る。指定の連続セグメント個数をＮとし
たとき、このビット列でＮ個以上の‘１’が連続する部
分を検索するために、各ビットから初めて連続するＮビ
ットの論理積のビットからなるビット列を作れば、この
ビット列で°１゛のビットはＮ個以上の連続セグメント
の先頭セグメント位置に対応する。
用ビット列を作る。指定の連続セグメント個数をＮとし
たとき、このビット列でＮ個以上の‘１’が連続する部
分を検索するために、各ビットから初めて連続するＮビ
ットの論理積のビットからなるビット列を作れば、この
ビット列で°１゛のビットはＮ個以上の連続セグメント
の先頭セグメント位置に対応する。
このようなビット列は、上記検索用ビット列と、該ビッ
ト列を１ビフトシフトしたビット列、２ビツトシフトし
たビット列、−・−一−−−・Ｎ−１ビツトシフトした
ビット列とのすべてのビット列の、各ビット対応に論理
積をとれば、このビット列は上記と同一の結果を得るこ
とができる。
ト列を１ビフトシフトしたビット列、２ビツトシフトし
たビット列、−・−一−−−・Ｎ−１ビツトシフトした
ビット列とのすべてのビット列の、各ビット対応に論理
積をとれば、このビット列は上記と同一の結果を得るこ
とができる。
このようにすれば、複数のビットを一括して処理するこ
とができ、且つ結果のビット列については、例えば最高
位（最も左）の“ｌ゛ ビットの位置を検出する処理に
より容易にビットアドレスを得。
とができ、且つ結果のビット列については、例えば最高
位（最も左）の“ｌ゛ ビットの位置を検出する処理に
より容易にビットアドレスを得。
これから容易に、対応するセグメントアドレスを決定す
ることができるので、空きセグメント等の検索処理速度
を改善することができる。
ることができるので、空きセグメント等の検索処理速度
を改善することができる。
〔実施例〕 。
第１図は本発明の一実施例構成概念を示すブロック図で
ある。
ある。
本構成は例えば情報処理システムの中央処理装置内に実
現されるものとし、その制御のもとにまず前記のような
管理用ビット列が、例えば主記憶装置から読み出され、
ビット反転機構１０を通して各ビットを反転した検索用
ビット列にして、レジスタ１１にセントされる。
現されるものとし、その制御のもとにまず前記のような
管理用ビット列が、例えば主記憶装置から読み出され、
ビット反転機構１０を通して各ビットを反転した検索用
ビット列にして、レジスタ１１にセントされる。
又、要求の連続セグメント個数値が、カウンタ１２にセ
ットされる。
ットされる。
カウンタ１２はセットされると、まず１：＄ｉ算し、以
後の各サイクルの動作ごと１減算して、値が０になると
信号１３で処理終了を通知して動作を終わる。但し、最
初のセット値が１であれば、最初の減算で０となるので
、以後の動作は無く、レジスタ１１の内容がそのま＼結
果として返される。
後の各サイクルの動作ごと１減算して、値が０になると
信号１３で処理終了を通知して動作を終わる。但し、最
初のセット値が１であれば、最初の減算で０となるので
、以後の動作は無く、レジスタ１１の内容がそのま＼結
果として返される。
１サイクルの動作において、レジスタ１１の内容は、シ
フト機構１４により１ビツト左にシフトされ、その出力
とレジスタ１１のもとの内容との対応ビット間の論理積
が論理積回路１５で得られ、レジスタ１１にセットされ
る。
フト機構１４により１ビツト左にシフトされ、その出力
とレジスタ１１のもとの内容との対応ビット間の論理積
が論理積回路１５で得られ、レジスタ１１にセットされ
る。
この動作サイクルは、前記のようにカウンタ１２が０に
なるまで繰り返され、即ち指定数がＮであればＮ−１口
実行される。
なるまで繰り返され、即ち指定数がＮであればＮ−１口
実行される。
この結果、レジスタ１１には、最初の検索用ビット列の
中にあったＮ個の連続ビットが°１”である部分ビット
列の先頭（左端）ビット位置すべてを、ビット値°１′
で表し他をビット値゛０゛ とするビット列が得ら
れる。
中にあったＮ個の連続ビットが°１”である部分ビット
列の先頭（左端）ビット位置すべてを、ビット値°１′
で表し他をビット値゛０゛ とするビット列が得ら
れる。
従って、レジスタ１１の内容で°１”のビットの位置を
知れば、その何れもが目的のセグメント列の先頭に対応
し、その１つ、例えば最左端の‘１’のビットアドレス
から目的のセグメントアドレスを得ることができる。
知れば、その何れもが目的のセグメント列の先頭に対応
し、その１つ、例えば最左端の‘１’のビットアドレス
から目的のセグメントアドレスを得ることができる。
以上の説明から明らかなように本発明によれば、セグメ
ントに分割して管理される記憶領域の、ある個数連続し
た空きセグメント等を検索する処理時間を短縮して、情
報処理システムの性能を改善するという著しい工業的効
果がある。
ントに分割して管理される記憶領域の、ある個数連続し
た空きセグメント等を検索する処理時間を短縮して、情
報処理システムの性能を改善するという著しい工業的効
果がある。
第１図は本発明一実施例構成のブロック図、第２図は従
来の処理の流れを示す図である。 図において、 １〜７は処理のステップ、 １０はビット反転機構、 １１はレジスタ、１２はカウ
ンタ、 １４はシフト機構、１５は論理積回路を
示す。
来の処理の流れを示す図である。 図において、 １〜７は処理のステップ、 １０はビット反転機構、 １１はレジスタ、１２はカウ
ンタ、 １４はシフト機構、１５は論理積回路を
示す。
Claims (1)
- 固定長のセグメントに分割して管理される記憶領域を有
する情報処理システムの、Ｎ個連続し特定の状態を有す
るセグメントを検索するに際し、該セグメントに対応す
るビットよりなり、該セグメントの記憶位置順に配列さ
れ、上記特定の状態のセグメントに対応する該ビットを
論理‘１’とし、他のビットを論理‘０’としたビット
列を発生する手段、該ビット列を同一の方向にそれぞれ
０ビットからＮ−１ビットまでシフトしたＮ組のビット
列の論理積ビット列を作成する手段、及び該論理積ビッ
ト列の論理‘１’のビットによりＮ個連続するセグメン
トの記憶位置を決定する手段を有することを特徴とする
領域検索制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190833A JPS6168653A (ja) | 1984-09-12 | 1984-09-12 | 領域検索制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190833A JPS6168653A (ja) | 1984-09-12 | 1984-09-12 | 領域検索制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6168653A true JPS6168653A (ja) | 1986-04-09 |
Family
ID=16264520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190833A Pending JPS6168653A (ja) | 1984-09-12 | 1984-09-12 | 領域検索制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6168653A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159378A (ja) * | 2005-12-09 | 2007-06-21 | Hitachi Ltd | 回転電機または交流発電装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118344A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Bit deticting system |
-
1984
- 1984-09-12 JP JP59190833A patent/JPS6168653A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118344A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Bit deticting system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159378A (ja) * | 2005-12-09 | 2007-06-21 | Hitachi Ltd | 回転電機または交流発電装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4524416A (en) | Stack mechanism with the ability to dynamically alter the size of a stack in a data processing system | |
| US4068304A (en) | Storage hierarchy performance monitor | |
| KR880001168B1 (ko) | 디지탈 신호처리 시스템 | |
| US4170039A (en) | Virtual address translation speed up technique | |
| US4087794A (en) | Multi-level storage hierarchy emulation monitor | |
| JPS60160096A (ja) | メモリ書き直し要求回路 | |
| US4937780A (en) | Single instruction updating of processing time field using software invisible working registers | |
| JPS6168653A (ja) | 領域検索制御方式 | |
| CN1726459A (zh) | 基于用于数据预取的步距预测的计数器 | |
| JPS6137654B2 (ja) | ||
| US4374412A (en) | Circulating page loose system | |
| EP0170442A2 (en) | A method for searching sparse databases using an associative technique | |
| JPH0540698A (ja) | 主記憶ページ管理方式 | |
| SU652615A1 (ru) | Устройство дл обращени к блокам оперативной пам ти | |
| SU741269A1 (ru) | Микропрограммный процессор | |
| SU790000A1 (ru) | Устройство дл анализа больших регул рных сетей | |
| JPH07146814A (ja) | メモリ装置 | |
| JPH0315772B2 (ja) | ||
| JPS6017131B2 (ja) | メモリ制御回路 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| SU765805A1 (ru) | Устройство динамического преобразовани адресов | |
| SU868760A1 (ru) | Устройство динамического приоритета | |
| SU1339653A1 (ru) | Запоминающее устройство | |
| SU894715A1 (ru) | Микропроцессор | |
| SU888130A1 (ru) | Индексное устройство процессора быстрого преобразовани Фурье |