CN1726459A - 基于用于数据预取的步距预测的计数器 - Google Patents
基于用于数据预取的步距预测的计数器 Download PDFInfo
- Publication number
- CN1726459A CN1726459A CNA2003801057914A CN200380105791A CN1726459A CN 1726459 A CN1726459 A CN 1726459A CN A2003801057914 A CNA2003801057914 A CN A2003801057914A CN 200380105791 A CN200380105791 A CN 200380105791A CN 1726459 A CN1726459 A CN 1726459A
- Authority
- CN
- China
- Prior art keywords
- step pitch
- data
- access
- counting
- stride value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000012986 modification Methods 0.000 claims abstract description 8
- 230000004048 modification Effects 0.000 claims abstract description 8
- 239000011295 pitch Substances 0.000 claims description 81
- 230000007423 decrease Effects 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
- G06F9/3455—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results using stride
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
- G06F9/3832—Value prediction for operands; operand history buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Abstract
一种预取系统(400)，该系统在对步距值(412)的确定和修改过程中包括滞后(hysteresis)，所述步距值被用于在一个顺序处理中预取数据(130)。一旦一个步距值被确定，间歇性的步距不一致就被忽略(322－330)，并且该步距值保持它的在先值。当步距不一致变得频繁时(322－330)，该步距值被修改(230)。当所修改的步距值变得具有重复性时，该系统采用该值作为步距，并且随后的步距不一致再次被忽略，而其后该步距值保持其当前值，直到所述不一致变得频繁为止。
Description
本发明涉及电子领域，特别涉及用于在一个处理中预测下一个数据位置以便于从该位置中预取数据的方法和系统。
预取是在顺序处理中用于最小化等待时间的普通技术。被认为在处理中的将来时间所需要的数据被从存储器中检索并存储在高速缓冲存储器中，以用于在将来的时间的随后的存取。该高速缓冲存储器被设计成比存储器提供快得多的存取时间。因此，当处理需要所述数据并且该数据位于高速缓冲存储器中时，该数据被以更高的高速缓冲存储器存取速度提供给该处理。相反地，如果数据不在高速缓冲存储器中，则数据直到慢得多的存储器存取时间之后才被提供给该处理，因而在处理中引入了存储器存取延迟。
一般地，多种技术可以用来便于对将来时间所需要的数据进行预测。一个这样的技术是“步距(stride)预测”，其中下一个需要的数据项的位置基于在先存取的数据项的位置序列。例如，数据经常被存储为数据记录的阵列或者列表，例如雇员的姓名、地址、社会保险号码之类的记录。典型地，这些记录是固定长度的记录，以使得在存储器中每一个记录的开头被固定数量的存储器位置与它邻近的记录隔开。例如，一个提供所有雇员姓名的打印输出或者显示的应用将顺序地存取被该固定数量间隔的存储器位置。假定该应用从存储器中的位置L处存取第一个雇员的姓名，且在位置L+S处存取第二个雇员的姓名，则很可能该应用将存取定位在存储器的位置L+S+S处的数据以获得下一个雇员的姓名。如果在位置L+S+S处的数据被从存储器中检索并在被请求存取之前被存储在更高速的高速缓冲存储器中的话，则第三个雇员的姓名可以比第一或者第二个雇员的姓名更快地提供给该应用。
图1说明了现有技术的步距预测预取处理的一个示例流程图。在110，典型地，在应用调用针对存取一个新数据项的请求的同时，预取处理被调用。未示出的是，该预取处理可以作为包括多个预取算法的全局方案的一部分被调用，并且可以依赖于例如顺序数据存取的接近度等等的因素而被选择性地调用。典型地，一个处理器保持一个步距预测表(SPT)，该表记录了与所执行的对存储器的存取相关的信息，包括顺序存取之间的时间间隔(这里称为存取步距)。该步距预测表典型地被配置成记录多组与所执行的存取相关的信息，以跟踪多个潜在的步距。为了方便和理解，这里提出的本发明利用单独一组信息的范例，该组信息用于跟踪在相关的存储器存取之间的单个步距。本领域普通技术人员可以认识到，这里提出的原理可以直接应用于包括与多个步距相关的多组信息的步距预测表的传统的应用。
在110，当前的步距由在先的/老的存取地址和在120新请求的存取地址之间的差来确定。假使下一个请求的存取与在先的存取相等地间隔开，则在130执行一个预取以在与当前的/新的地址具有相同间隔的地址中获取数据。在140，该新的地址取代了老的地址，以为下一个数据存取做准备，并且在150，该预取例程终止。通过在请求存取新数据时启动用于下一个可能的数据的预取，当且如果该应用启动针对该预取的数据的存取请求时，该预取的数据将存在于更高速的高速缓冲存储器中。如果该下一个可能的数据不是随后所请求的数据，则高速缓冲存储器将不含有下一个请求的数据，并且将需要存储器存取。
但是，图1的预取处理针对每一个对新数据的存取都启动预取，而不管下一个可能的请求数据将与在先请求的数据被相等地间隔开这一设想是否有任何基础。这导致相当大的存储器存取通信量，这将大大减少有效的存储器存取。图2说明了一种改进的现有技术步距预测预取处理的流程图的一个例子，其中，当且仅当两个连续的存取显示出相同的步距时才启动预取。在这个实施例中，在220，将用于新存取请求的已确定步距与先前确定的步距做比较。如果新步距等于老步距，则下一个步距与这两个步距相等的可能性足够高，从而允许在130进行预取。如果新步距与老步距不同，则在230用新步距取代老步距，以准备用于下一个循环。本领域普通技术人员可以认识到，该用于启动预取的连续两个的标准可以扩展到连续三个、连续四个等等，以在过多的存储器存取通信量和在高速缓冲存储器中具有下一个请求数据的可能性之间取折衷。
本发明的一个目的是改进对将被一个应用随后存取的数据进行预取的可能性。本发明的另一个目的是提供一个更适用于硬件实现方式的有效的预取方案。
这些目的和其它目的是通过预取系统实现的，该系统在对步距值的确定和修改过程中包括滞后(hysteresis)，所述步距值被用于在一个顺序处理中预取数据。一旦一个步距值被确定，间歇性的步距不一致就被忽略，并且该步距值保持它的在先值。当步距不一致变得频繁时，该步距值被修改。当所修改的步距值变得具有重复性时，该系统采用该值作为步距，并且随后的步距不一致再次被忽略，而其后该步距值保持其当前值，直到所述不一致变得频繁为止。
图1说明了现有技术步距预测预取处理的流程图的一个例子。
图2说明了一个替换的现有技术步距预测预取处理的流程图的例子。
图3说明了根据本发明的步距预测预取处理的流程图的例子。
图4说明了根据本发明的步距预测预取系统的框图的例子。
图中的相同的附图标记始终表示类似的或者相应的特征或功能。
本发明的前提是观察到在存储器存取中的常规步距模式通常包括不符合步距模式的间歇性数据存取。例如，一个嵌套循环结构可能包括一个通过一个数据列表进行循环的内部循环，和一个预设用于该内部循环的每一次循环中的一个或多个变量的外部循环，或者一个存储来自该内部循环的每一次循环的结果的外部循环。在这个例子中，通过数据列表进行循环的内部循环可能显示出一个恒定的步距。但是，在每一次重新开始内部循环时，存储器存取将指向该列表的开始，而在先的存取是指向该列表的结尾。但是，在列表的结尾和列表的开始之间的跨距将与内部循环的步距不对应。此外，在循环的开头或结束处由外部循环进行的数据存取将在各存取之间产生不对应于内部循环的步距的跨距。在步距中的间歇性中断的其它例子包括对组织于多维阵列中的数据的处理。典型地，数据在沿着一维的给定范围内被处理，然后，递增到另一维的索引，并且在该下一个索引的另一维处的数据在沿着第一维的给定范围内被处理。沿着第一维的范围的步距通常是恒定的，但是，到下一维的索引的递增将可能导致这样一个存取：该存取与在先存取的跨距和沿着第一维的步距不匹配。
在传统的步距预测处理中，无论何时步距被“中断”或者打断，确定步距的处理被重复以确定一个新的步距。在新的步距被确定的时间内，预取不发生，并且该应用由在内部循环的每一次重新开始时的存储器存取延迟，或者由在多维阵列的处理过程中的更高级索引的每一次递增时的存储器存取延迟。
根据本发明，在步距的间歇性中断期间，步距值被保留。以当前步距执行数据预取取决于在给定数目的存储器存取中的等值步距的数目，并且对预取值的调整取决于多个不等值步距的出现。在一个简单例子中，每当三次存取中的两次具有连续的相等步距时，数据的预取可以被执行，而每当2个存取具有连续的不相等步距时，可以执行对步距值的修改。
图3说明了根据本发明的步距预测预取处理的流程图的例子。在这个例子中，参数“计数(count)”被用来计数具有相同值的连续步距的数目，直到一个所选择的最大值。在本发明的一个优选实施例中，该计数参数也被用来区别在步距中的间歇性中断和实际的、持久的步距变化。对本领域普通技术人员来说，鉴于本公开内容，显然可以用一个独立的参数来计数连续的不等步距的数目。
当确定当前步距后，在120，在新的存取地址和在先存取地址之间，本发明的处理在220比较当前步距与在先步距。如果当前步距等于在先步距，则该计数在326被递增；如果不是，则当前的计数在322被递减。在一个优选实施例中，该计数被限定为从0到一个最大计数。块324和328分别对来自块322和326的经递增或递减的计数进行限幅，以保持在这些限制内。
在330，将该计数与上限UL做比较，并且与下限LL做比较，其中，下限LL优选地小于上限UL。在这个例子中，该上限UL相应于允许从下一个预测步距的存取位置处进行预取所需的等步距出现次数。如果该计数等于或者超过了该上限UL，则在130执行对相应于当前地址加上当前步距的一个地址中的数据的预取。例如，如果该上限UL的值是2，则预取最初不被执行，除非连续出现两个相同步距值。如果该上限值是3，则直到相同步距值连续出现三次才执行预取，依此类推。其后，随后的等值步距通过326、328继续递增该计数，直到最大值。在一个优选实施例中，该最大值被选择作为得到当前步距值是“可靠的”这一结论所需的连续的等值步距数目。
当每一次出现不等值步距时，该计数在322被递减。因而，在最大计数和当前计数之间的差相应于当前步距值的“不可靠性”的量度。该下限值被选择作为构成不可靠性的充分量度的当前计数值，以允许在230改变当前步距值。通常，如图3所示，如果当前步距值在230被认为是不可靠的，那么不在130执行预取。同样地，如果当前步距值是充分可靠的以允许在130执行预取，则不在230执行对当前步距值的修改。因此，该下限LL被设置得小于上限UL，并且通常被设置为UL-1。可选地，如由测试块330和块140之间的虚线连接所示，该下限LL可以相对于上限UL被选择，以使得当前步距的所评估的可靠性不足以在130允许预取(计数＜UL)，同时，所评估的不可靠性不足以在230允许对当前步距进行修改(计数＞LL)。
图4说明了根据本发明的步距预测预取系统400的框图的例子。基于控制寄存器410的内容和来自处理器420的数据存取请求，一个获取控制器430实施从存储器450到高速缓冲存储器460的数据预取。被请求的数据地址被用来确定该应用是否以一种重复的方式请求数据，从而显示出如上所述的在存储器存取之间的一致的步距或者位置跨距。控制寄存器410包括在先数据存取416的地址、在先步距412和计数器414。如上所注释的那样，可以代替单独的计数器414而使用两个计数器，以保持对等步距存取和不等步距存取的独立计数。将来自处理器420的当前请求的数据地址与在先地址416做比较，以确定当前步距。如果当前步距对应于在先步距412，则计数器414被递增；否则，计数器414被递减。取决于计数器414的递增或递减的值，所述获取控制器确定是否启动一个预取，以便将数据从存储器450中的下一个预测位置预取到高速缓冲存储器460。当随后的数据请求是针对已经预取入高速缓冲存储器460中的数据时，该高速缓冲存储器460直接将数据提供给处理器，因此避免了从存储器450中检索数据而引入的延迟。
而且，取决于计数器414的递增或递减的值，获取控制器430确定是否如上详述的那样修改步距值412。通过基于一个依赖于不等步距的数目的计数确定是否修改该步距值412，而不是如在传统系统中那样基于出现一个不等步距来修改所述步距值，使得该步距预测预取系统400对于步距中的间歇性中断不敏感。
前述内容仅仅说明了本发明的原理。因此，可以理解的是，尽管在这里没有明确地描述或显示，但是本领域的技术人员能够设计出多种配置来体现本发明的原理，因此包含在下面的权利要求书的精神和范围内。
Claims (12)
1、一种从存储器(450)预取数据到高速缓冲存储器(460)的方法，包括：基于多个等步距存储器存取和在先的步距值(412)确定(326)等步距存储器存取的第一量度，基于多个不等步距存储器存取和在先的步距值(412)确定(322)不等步距存储器存取的第二量度，基于第一量度实施(130)从存储器(450)中预取数据，以及基于第二量度实施(230)对在先步距值(412)的修改。
2、如权利要求1的方法，其中第一量度和第二量度的确定是通过保持一个对每个等步距存储器存取递增(326)而对于每个不等步距存储器存取递减(322)的计数(414)而实施的，并且所述预取和修改的实施都各基于(330)该计数(414)。
3、如权利要求2的方法，其中预取的实施(130)发生在当(330)计数(414)等于或者高于一个上限时，而修改的实施(230)发生在当(330)计数(414)等于或低于一个下限时。
4、如权利要求3的方法，其中计数(414)被限制为最大值为3，上限是2，并且下限是1。
5、一种预取系统(400)，包括：一个控制寄存器(410)，被配置成至少包括对应于在被请求的存储器存取之间的步距值的一致性的一个量度(414)；一个预取控制器(430)，被配置成基于该一致性的量度从存储器(450)预取数据到高速缓冲存储器(460)，其中，步距值的一致性取决于当前步距与在先步距值(412)之间的比较，该预取控制器(430)进一步被配置成基于一个不一致性的量度修改该在先步距值(412)，以及该不一致性的量度是基于在被请求的存储器存取之间的多个不等步距。
6、如权利要求5的预取系统(400)，其中，一致性的量度和不一致性的量度相应于一个计数(414)，该计数(414)对于每一个等步距的所请求的存储器存取而递增，直到一个最大计数，并且该计数(414)对于每一个不等步距的所请求的存储器存取而递减，直到一个最小计数。
7、如权利要求6的预取系统(400)，其中预取控制器(430)被配置成：当计数(414)等于或高于一个上限阈值水平时预取数据，以及当计数(414)等于或低于一个下限阈值水平时修改在先步距值(412)。
8、如权利要求7的预取系统(400)，其中最大计数是3，上限阈值水平是2，下限阈值水平是1，最小计数是0。
9、一种处理系统，包括：存储器(450)，被配置成基于存取地址提供对数据的存取；高速缓冲存储器(460)，适于耦合到存储器(450)，并被配置成存储从存储器(450)存取的数据，以便于快速地对数据进行存取；处理器(420)，适于耦合到存储器(450)和高速缓冲存储器(460)，并被配置成提供存取地址和接收数据，如果数据被存储在高速缓冲存储器(460)中则接收来自高速缓冲存储器(460)的数据，或者如果数据没有被存储在高速缓冲存储器(460)中则接收来自存储器(450)的数据；以及一个获取控制器(430)，适于耦合到处理器(420)、存储器(450)和高速缓冲存储器(460)，并被配置成基于存取地址和一个预测步距值实施从存储器(450)到高速缓冲存储器(460)的数据传输，其中，该获取控制器(430)进一步被配置成保持一个基于等步距值的重复出现的步距一致性量度和一个基于不等步距值的重复出现的步距不一致性量度，该获取控制器(430)基于该步距一致性量度实施数据传输，并且基于该步距不一致性量度实施对预测步距值的修改。
10、如权利要求9的处理系统，其中，该步距一致性量度和步距不一致性量度都各基于一个计数(414)，该计数对于每一个等步距的所请求的存储器存取而递增，直到一个最大计数，以及对于每一个不等步距的所请求的存储器存取而递减，直到一个最小计数。
11、如权利要求10的处理系统，其中，该获取控制器(430)被配置成：当计数(414)等于或者高于一个上限阈值水平时实施数据传输，和当计数(414)等于或低于一个下限阈值水平时实施对预测步距值的修改。
12、如权利要求11的处理系统，其中最大计数是3，上限阈值水平是2，下限阈值水平是1，最小计数是0。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43275502P | 2002-12-12 | 2002-12-12 | |
| US60/432,755 | 2002-12-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1726459A true CN1726459A (zh) | 2006-01-25 |
Family
ID=32507990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2003801057914A Pending CN1726459A (zh) | 2002-12-12 | 2003-12-09 | 基于用于数据预取的步距预测的计数器 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1576465A1 (zh) |
| JP (1) | JP2006510082A (zh) |
| KR (1) | KR20050084232A (zh) |
| CN (1) | CN1726459A (zh) |
| AU (1) | AU2003285604A1 (zh) |
| WO (1) | WO2004053686A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011060570A1 (zh) * | 2009-11-17 | 2011-05-26 | 华为技术有限公司 | 一种高速计数器处理方法及计数器 |
| CN102385622A (zh) * | 2011-10-25 | 2012-03-21 | 曙光信息产业(北京)有限公司 | 一种文件系统stride访问模式的预读方法 |
| CN104854560A (zh) * | 2012-12-28 | 2015-08-19 | 华为技术有限公司 | 软硬件协同协同预取 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4212521B2 (ja) * | 2004-06-30 | 2009-01-21 | 株式会社東芝 | 先読み制御装置、プロセッサの一時記憶装置へデータの先読みを制御する先読み制御方法およびプログラム |
| JP2009230374A (ja) | 2008-03-21 | 2009-10-08 | Fujitsu Ltd | 情報処理装置，プログラム，及び命令列生成方法 |
| US9274965B2 (en) | 2008-12-15 | 2016-03-01 | International Business Machines Corporation | Prefetching data |
| US8433852B2 (en) * | 2010-08-30 | 2013-04-30 | Intel Corporation | Method and apparatus for fuzzy stride prefetch |
| US9253282B2 (en) | 2011-10-18 | 2016-02-02 | Qualcomm Incorporated | Method and apparatus for generating, using, or updating an enriched user profile |
| US10379864B2 (en) * | 2016-12-26 | 2019-08-13 | Intel Corporation | Processor prefetch throttling based on short streams |
| US11194728B2 (en) * | 2019-07-29 | 2021-12-07 | Micron Technology, Inc. | Memory-aware pre-fetching and cache bypassing systems and methods |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020416A1 (en) * | 1996-11-04 | 1998-05-14 | Advanced Micro Devices, Inc. | A stride-based data address prediction structure |
| DE10121792C2 (de) * | 2000-05-26 | 2003-09-25 | Ibm | Universelle Ladeadresse/Wertevorhersageschema |
-
2003
- 2003-12-09 JP JP2004558276A patent/JP2006510082A/ja not_active Abandoned
- 2003-12-09 AU AU2003285604A patent/AU2003285604A1/en not_active Abandoned
- 2003-12-09 CN CNA2003801057914A patent/CN1726459A/zh active Pending
- 2003-12-09 WO PCT/IB2003/005796 patent/WO2004053686A1/en not_active Application Discontinuation
- 2003-12-09 KR KR1020057010495A patent/KR20050084232A/ko not_active Application Discontinuation
- 2003-12-09 EP EP03778603A patent/EP1576465A1/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011060570A1 (zh) * | 2009-11-17 | 2011-05-26 | 华为技术有限公司 | 一种高速计数器处理方法及计数器 |
| CN102385622A (zh) * | 2011-10-25 | 2012-03-21 | 曙光信息产业(北京)有限公司 | 一种文件系统stride访问模式的预读方法 |
| CN102385622B (zh) * | 2011-10-25 | 2013-03-13 | 曙光信息产业(北京)有限公司 | 一种文件系统stride访问模式的预读方法 |
| CN104854560A (zh) * | 2012-12-28 | 2015-08-19 | 华为技术有限公司 | 软硬件协同协同预取 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004053686A1 (en) | 2004-06-24 |
| AU2003285604A1 (en) | 2004-06-30 |
| KR20050084232A (ko) | 2005-08-26 |
| JP2006510082A (ja) | 2006-03-23 |
| EP1576465A1 (en) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7669033B2 (en) | Pretranslating input/output buffers in environments with multiple page sizes | |
| US6742085B2 (en) | Prefetch queue | |
| US6738865B1 (en) | Method, system, and program for demoting data from cache based on least recently accessed and least frequently accessed data | |
| US7143242B2 (en) | Dynamic priority external transaction system | |
| CN101071403B (zh) | 动态更新自适应的空闲计时器 | |
| US6216208B1 (en) | Prefetch queue responsive to read request sequences | |
| TWI259362B (en) | Memory controller | |
| KR101075907B1 (ko) | 반도체 기억 장치, 데이터 전송 장치 및 반도체 기억 장치의 제어 방법 | |
| CN1726459A (zh) | 基于用于数据预取的步距预测的计数器 | |
| US6473845B1 (en) | System and method for dynamically updating memory address mappings | |
| US7555609B2 (en) | Systems and method for improved data retrieval from memory on behalf of bus masters | |
| CN116955222A (zh) | 智能预取缓冲器和队列管理 | |
| CN1299098A (zh) | 用于直接存取存储设备的公平电梯调度算法 | |
| US20030101319A1 (en) | Method and system for improving cache performance in a multiprocessor computer | |
| CN1287314A (zh) | 带有具用于一个共用存储器的接口的多个处理器的装置 | |
| JP2006251923A (ja) | 先読み制御方法 | |
| KR100328726B1 (ko) | 메모리 엑세스 시스템 및 그 제어방법 | |
| US5918243A (en) | Computer mechanism for reducing DASD arm contention during parallel processing | |
| JPS61216016A (ja) | デ−タベ−スの領域管理方式 | |
| US7058665B1 (en) | Verification of data coherency in word-addressable files that support concurrent access | |
| JPH10254775A (ja) | 共有キャッシュメモリを有するメモリコントローラ | |
| KR100420267B1 (ko) | 공유 파일 시스템에서 전역 잠금 패턴을 이용한 공유데이터 선인출 방법 | |
| JP2567903B2 (ja) | データ転送方法 | |
| JPH06342401A (ja) | 二次記憶制御装置 | |
| JPS61229141A (ja) | デイスクキヤツシユ装置の制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |