JPH03229548A

JPH03229548A - 復調装置

Info

Publication number: JPH03229548A
Application number: JP2024367A
Authority: JP
Inventors: Manabu Yagi; 学八木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-02-05
Filing date: 1990-02-05
Publication date: 1991-10-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は復調装置に関し、特に、直交振幅変調で主デー
タ信号が変調され２位相変調で副データ信号が復号伝送
されるディジタル変復調システムに用いられる復調装置
に関する。

〔従来の技術〕

近年、直交振幅変調方式は、高能率点で搬送波デイ・ゾ
タル伝送方式の主流となりつつある。

直交振幅変調を用いた主データ回線に副データ信号を効
率よく復号伝送させることを目的として。

主デ〜り信号で変調された直交振幅変調波を副データ信
号で２αラジアン位相変評するディジタル変復調システ
ムが提案されている。（例えば、特願昭６１−２４９５
０号）ここで、ディジタル変復調システムに用いられる
復調装置について説明する。

第３図及び第９図を参照して、主データ信号に対応する
１６個の信号点Ｃ１ｊ（ｉｊは１〜４の整数）が副デー
タ信号による±αシラノンの位相変調で信号点Ａｉｊま
たばＢｉｊに変換される。

信号点がＡｉｊまたはＢｉｊである複合変調波から。

以下説明するようにして、主データ信号および副データ
信号を再生する。

復号変調波入力Ｉ　Ｎ〃が中間周波増幅器ｌで所定レベ
ルに増幅され１分配器２を介して直交位相検波器３及び
３′に与えられる。直交位相検波器３′には電圧制御発
振器（ＶＱＣ）　１４からの発振出力が与えられ、直交
位相検波器３′にはＶＯＣ１４からの発振出力が百移相
器１５を介して与えられており。

直交位相検波器３及び３′では直交位相検波して。

信号点ＡｉｊｉたはＢｌコのＰ、Ｑ軸への正斜影である
復調出力Ｐ。／′、　Ｑｏ７１を得る。さらに、低域ろ
波器４及び４′で帯域制限して、ベースバンド増幅器５
及び５′で、所定のレベル、オフセットに増幅する。

ベースバンド増幅器５及び５′の増幅出力はい変換器６
及び６′で復調データｐ、　１／／、　Ｄ、　、ＬＪに
変換される。

復λ′、−１データＤ“、Ｄ“はトランスパーサル等止
器ｐｊ　　　ｑｌ１２に与えられ、符号量干渉が補償されデータＤ″及び
ｐ、ｉｆとして出力される。出力Ｄ”　Ｄ　／／ｐ２　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　ｐ２　　　　ｑ２は副データ信号再生回路８及
び主データ信号再生回路９に与えられ、副データ信号再
生回路８は出力ｐ　／′、　ｐ　２″に基づいて副デー
タ信号Ｓ“を再生す−ｑる。一方、主データ信号再生回路９は復調データＤ′お
よびＤｑ２′ならびに副データ信号Ｓ′に基づい２て主データ信号Ｘ１“、Ｘ２″、Ｙｌ“、Ｙ２“ならび
にデータ信号Ｘ３”、Ｙ３“を出力する。

なおデータ信号Ｘ　３”、　Ｙ　３”及び主データ信号
ｘｔ″、ｙ１“はトランスパーサル等化器１２及び論理
回路１０に与えられ、論理回路１０はベースバンド増幅
器５．中間周波増幅器１及びＶＣＯ１４へ制御信号を出
力する。

上述の復調装置では、復調出力Ｐ。、Ｑｏ″を±Ｌ。

±３Ｌの識別レベルで多値識別して得たデータとＯの識
別レベルで識別して得たデータとを論理操作することに
よって副データ信号を再生する。

また、復調出力Ｐ。、Ｑｏ″をアナログ演算回路である
＋αラジアン移相器および−αラジアン移相器を一介し
て多値識別し、得られた出力データのいずれかを先に得
た副データ信号に対応して選択することにより主データ
信号を再生する。

この際、副データ信号の識別余裕は主データ信号の識別
余裕より少ないのでψ両デ→り信号の符号伝送速度が同
じであると副データ信号の符号誤り率特性が悪くなり、
副データ信号の信号誤りによって主データ信号の再生も
誤るので、副データ信号の符号伝送速度を主データ信号
の符号伝送速度の整数（ｍ）分の１にし、帯域制限によ
る改善効果、あるいは多数決判定による改善効果で副デ
ー夕信号の符号誤り率特性を十分良くする必要がある。

また、αの値を大きくすれば副データ信号の符号誤り率
特性は良くなるが１反対に主データ信号の符号誤り率特
性が悪くなるので、その値には限度があり、１６値の場
合、０１６ラノアン程度である。この場合、信号点によ
って異なるが、最良点て主データ信号に対して６　ｄＢ
程度のＣ／′Ｎ劣化舒となる。１６値の場合９ｍの値を
８程度まで小さくすることが可能である。

以上説明したように、このディジタル復調装置ではαお
よびｍの値を適当に選択することにより。

主データ信号の符号誤り率を劣化させることなく副デー
タ信号を伝送することができる。

さらに、この復調装置をデイノタル処理にて実現して、
ハードウェアの不完全性による特性劣化を除き、かつＬ
ＳＩ化を可能とした回路構成もある。

〔発明が解決しようとする問題点〕

しかしながら、このような復調装置として、誤り率特性
を改善させることは行われておらず、誤り率特性が低下
する場合がある。

本発明の目的は副データ信号及び主データ信号の誤り率
特性を改善できる復調装置を提供することにある。

〔問題点を解決するための手段〕

本発明の復調装置は、主データ信号で変調された直交振
幅変調波を副データ信号で位相変調した複合変調波であ
る入力信号を直交位相検波する直交位相検波手段と、こ
の直交位相検波手段の二つの復調出力を前記主データ信
号の判別に必要な最少ビット数より少くとも２ビット多
いピット数の識別分解能でそれぞれ多値識別する二つの
アナログ・ディジタル変換手段と、この二つのアナログ
・ディジタル変換手段の出力を象限信号及び誤差信号に
応答して制御し、符号量干渉を補償するトランスパーサ
ル等化手段と、このトランスバーサル等化器の出力であ
る第１及び第２等化データに対応して第１の係数データ
を出力する第１の論理回路手段及び前記第１の係数デー
タならびに前記第１および第２の復調データをディジタ
ル演算することによって前記副データ信号を再生する第
１のディジタル演算手段とを備える副データ信号再生手
段と、この副データ信号再生手段が出力する前記副デー
タ信号に対応して第２の係数データを出力する第２の論
理回路手段及び前記第２の係数データならびに前記第１
および第２の復調データをディジタル演算することで前
記第１および第２の復調データから前記副データ信号の
成分を除去して前記主データ信号を再生する第２のディ
ジタル演算手段とを備える主データ信号再生手段と、前
記副データ再生手段及び主データ信号再生手段の出力信
号より誤ったビットを検出し訂正するための誤り訂正復
号手段とを有することを特徴としている。

〔実施例〕

以下本発明について実施例によって説明する。

第２図を参照して、第２図に示す復調装置は。

入力信号Ｉ　Ｎ’を増幅する中間周波増幅器１と、電圧
制御発振器（以下■ＣＯという）１４と、中間周波増幅
器１の増幅出力とＶＣＯ１４の発振出力とに基づいて復
調出力Ｐ。’　＋　ＱＯ’を出力する直交位相検波器３
，３′と、復調出力Ｐ。／　、　Ｑｏ／を帯域制限する
低域ろ波器４，４′と、低域ろ波器４，４′の出力を増
幅スルベースバンド増幅器５，５′ト、ベースバンド増
幅器５，５′の増幅出力を入力し復調データＤ、　１’
、　Ｄ、　、／を出力するアナログ・ディジタル変換器
（以下ＡｉＤ変換器という）　６　、６’と、復調デー
タＤ　　、Ｄ’を入力し符号量干渉を補償して出力１ｑ
ＩＤ　　、Ｄ’を出力するトランスバーサル等化器ｐ２　
　　　ｑ２１２と、出力ｏ　／　、　ｎ　／を入力し副データ信号
Ｓｐ２　　　ｑ２を出力する副データ信号再生回路８と、復調データＤ′
およびＤ９゜′ならびに副データ信号Ｓ′を入力２し主データ信号Ｘ　１’、　Ｘ　２’、　Ｙ　１’、　
Ｙ　２’ならびにデータ信号Ｘ　３’、　Ｙ　３’を出
力する主データ信号再生回路９と、データ信号Ｘ　３’
、　Ｙ　３”Ｉデータ信号Ｘ　１’、　ｙ　ｉを入力し
信号をベースバンド増幅器５゜５′中間周波増幅器１及
びＶＣＯ１４へ制御信号を出力する制御信号作成論理回
路１０と、副データ信号及び主データ信号を入力とし誤
り訂正と速度変換をおこなう誤り訂正復号回路７，７′
とを備えている。

第２図に示す実施例は、主データ信号の変調方式として
１６値直交振幅変調を用いた例であり。

入力信号Ｉ　Ｎ’は、主データ信号Ｘ　１’、　Ｘ　２
’、　Ｙ　１’およびＹ　２’で変調された１６値直交
振幅変調波（その信号点の正規位置は第９図のＣｉｊで
ある）を副データ信号Ｓ′で±αラノアン位相変調した
中間周波帯の複合変調波であり、その信号点は第９図の
Ａｉｊ　、　Ｂｉｊである。主データ信号のうち、信号
点ＣｉｊのＰ軸方向位置をきめるのがＸＩ’、Ｘ２’で
あり、Ｑ軸方向位置をきめるのがＹ　１’、　Ｙ　２’
であるとする。また、信号点の象限をきめる主データ信
号がＸ　１’、　Ｙ　１’であるとする。なお、副デー
タ信号の符号伝送速度は主データ信号の符号伝送速度の
ｍ分の１に設定する。

入力信号Ｉ　Ｎ’は、中間周波増幅器１で所定の振幅に
増幅され、直交位相検波器３，３′でＶＣＯ１４出力を
基準位相として直交位相検波される。検波出力である復
調出力Ｐ。′、Ｑｏ′は信号点ＡｉｊまたはＢｉＪのＰ
、Ｑ軸への正射影である。

復調出力Ｐ。／　、　Ｑｏ／は、それぞれベースバンド
増幅器５，５′で所定の振幅に増幅され、Ａ−Ｄ変換器
６，６′で多値識別されて復調データＤ　　、Ｄｐｌ　
　　ｑｌに変換される。復調データＤ、、　、　Ｄｑ１’のビッ
ト数が多いほど以降の信号処理の精度は良くなるが。

１６値の場合、４〜５ビツトは必要である。

復調データＤ　　、Ｄ’はトランスパーサル等化ｐｌ　
　　ｑｌ器１２に入力されここでＤ　１．　Ｄｌ、’に含１れる
符骨間干渉が補償される。トランスパーサル等什器１２
を制御する制御信号は誤差信号Ｘ　３’、　Ｙ　３’と
象限信号Ｘｉ’、Ｙｌ’より作成される。

副データ信号再生回路８は、後述するように。

論理回路とディジタル演算回路とを備えており。

この論理回路は、復調データＤｐ２．Ｄ９２′に対応し
て係数データを出力する。ディジタル演算回路は。

係数データならびに復調データＤ、Ｄ’をデイｐ２　　
　ｑ２ノタル演算して副データ信号Ｓ　１’を再生する。

副データ信号Ｓ　１’は、誤り訂正復号回路（以下ＦＥ
Ｃという）７へ入力されるＦＥＣ７では、演算回路によ
り冗長ビットを検出し読み出し専用記憶器と比較回路に
より誤り訂正ノルスを作成し加算回路により誤り訂正を
おこなう。さらに冗長ビットがなくなる分速度変換回路
により速度が落とされ副データ信号Ｓ／となる。

第８図に主信号の誤り訂正復号回路７′をＰチャネル（
Ｐｃｈ　）　、　Ｑチャネル（Ｑｃｈ　）共に示す。な
お、誤り訂正回路７も第８図に示すブロック図の片チャ
ネル（Ｐｃｈ又はＱｃｈ　）の構成と同様である。

主データ信号再生回路９は、後述するように。

論理回路とディジタル演算回路とを備えて構成されてい
る。論理回路は、副データ信号の誤り訂正復号回路７が
出力した副データ信号Ｓ′に対応して係数データを出力
する。ディジタル演算回路には、係数データと復調デー
タＤｐ２′、Ｄｑ２′が遅延回路、１１によってＦＥＣ
７の遅延時間と同じビット数遅らせた遅延復調データが
与えられ、デイノタル演算することにより、復調データ
Ｄ、２’　、Ｄ９２　　から副データ信号Ｓ′による位
相変調の成分を除去する。このようにして得た二つのデ
ータの最上位ビットならびに第２位ビットは、主データ
信号Ｘ　１’、　Ｙ　１’ならびにＸ２　、Ｙ２になっ
ている。第３位ビットがデータ信号Ｘ３’、Ｙ３’であ
る。

データ信号Ｘ　３’、　Ｙ　３’は、Ａ−Ｄ変換器６０
入力信号の正規値からのずれを表わす信号なので。

制御信号作成論理回路１０に入力され、制御信号が作成
される。この制御信号により、ベースバンド増幅器５，
５′の出力直流レベルを制御することによってＡ−Ｄ変
換器６，６′の入力信号の直流成分のドリフトを補償す
る。一方、中間周波増幅器１およびベースバンド増幅器
５，５′の利得を制御することによりＡ−Ｄ変換器６，
６′の入力信号振幅を正規値に保ち、さらにＶＣＯ１４
を制御して位相同期ループを形成する。

第４図（、）　、　（ｂ）は、副データ信号再生回路８
の二つの構成例を示すブロック図である。

第４図（、）に示す副データ信号再生回路８ば、復調デ
ータＤ、およびり、を入力し係数データＭ、１およびＭ
９１を出力する論理回路８１と、それぞれ復調データＤ
、　、　Ｄｑと係数データＭｐ、　、Ｍ、１とを入力す
る掛算器８２．８３と、掛算器８２出力から掛算器８３
出力を減算する減算器８４を、減算器８４出力を入力し
副データ信号Ｓを出力する多数決判定回路８５とを備え
ている。

論理回路８１は、主データ信号ＸＩ、Ｘ２ならびにＹｌ
、Ｙ２に対応する復調データＤ、ならびにＤの上位２ビ
ｙ）から信号点Ｃｉｊの位置（Ｉ、３の値）を判別して
２判別結果に対応して係数データＭ、１およびＭｑｌを
出力する。この対応関係を第５図（ａ）　、　（ｂ）に
示す。

第５図（ａ）は、信号点Ｃｉｊと係数データＭ、、、Ｍ
ｑ１の絶対値との対応関係を示す説明図である。第５図
（ｂ）は、信号点Ｃｉｊと係数データＭｐ、、Ｍ９．の
極性との対応関係を示す説明図でちる。

信号点Ｃｉｊが第１象限または第３象限にある場合（ｌ
が１捷たは３ＴＪが１〜４の場合）、掛算器８２．８３
は信号点Ａｉｊに対応する復調データＤ　、Ｄ　　を信
号点Ａ１１付近に対応するデータに、信ｑ岩魚Ｂｉｊに対応する復調データＤ、、Ｄｑを信号点Ｂ
１１付近に対応するデータに変換する。その結果。

減算器８４が出力するデータ列は１等価的に副デタ信号
Ｓのアナログ量を表わすが、そのうちの最上位ビットは
、信号点がＡｉｊであるとき正、信号点Ｂｉｊであると
き負であることを示すデータになる。信号点Ｃｉｊが第
２象限または第４象限にある場合（ｌが２または４．Ｊ
が１〜４の場合）は。

掛算器８２．８３は信号点ＡｉｊまたはＢｉｊに対応す
る復調データＤ、　、　Ｄ９を信号点Ｂ３１付近または
信号点Ａ３１付近に対応するデータに変換するので。

この場合も、減算器８４が出力するデータ列の最上位ビ
ットは、信号点がＡｉｊのとき正、Ｂｉｊのとき負であ
ることを示すデータになる。したがって。

減算器８４が出力するデータ列の最上位ビットが正を示
すか弁を示すかをしらべれば、信号点がＡｉｊであるか
Ｂｉｊであるかがわかる。いいかえれば副データ信号Ｓ
′が得られる。

減算器８４のデータ列出力速度は主データ信号の符号伝
送速度に等しいから、減算器８４は副デタ信号Ｓの１符
号に対しｍ回データ列を出力する。多数決判定回路８５
は、減算器８４出力の最上位ビットをｍ回計数して多数
決判定し２判定結果を副データ信号Ｓとしてｍ回分の期
間出力する。

この多数決論理操作によって、副データ信号Ｓ′の符号
誤り率特性が改善される。

第４図（ｂ）に示す副データ信号再生回路８は、第４図
ｆａ）に示す副データ信号再生回路８から多数決判定回
路８５を取除き、Ｄ−Ａ変換器８６　、　ＬＰＦ８７　
、　Ａ−Ｄ変換器８８が付加されている。

減算器８４が出力するデータ列はＤ−Ａ変換器８６でア
ナログ値に変換され、　ＬＰＦ　８７で帯域制限され、
１ビア　トのＡ−Ｄ変換器８８でディジタル化されて副
データ信号Ｓとなる。ＬＰＦ　８７の帯域制限によって
、副データ信号Ｓの符号誤り率特性が改善される。ＬＰ
Ｆ　８７の帯域は、主データ信号の符号伝送速度の１／
／ｍ付近に設定する。

第６図は、主データ信号再生回路９を示すブロック図で
ある。

第６図に示す主データ信号再生回路９は、遅延回路９１
と、副データ信号Ｓを入力し係数データＭ、２１Ｍｑ２
を出力する論理回路９２と、遅延回路９１を通過した復
調データＤｑと係数データＭ、２とを入力する掛算器９
３と、遅延回路９１を通過した復調データＤ、と係数デ
ータＭ９゜とを入力する掛算器９４と、遅延回路９１を
通過して復調データＤ　と掛算器９３の出力データとを
入力しデータ化号Ｘ１〜Ｘ３を出力する加算器９５と、
遅延回路９１を通過した復調データＤ、と掛算器９４の
出力データとを入力しデータ信号Ｙ１〜Ｙ３を出力する
加算器９６とを備えて構成されている。

遅延回路９１は、復調データＤｐ、Ｄｑを遅延させる。

この遅延時間は、副データ信号Ｓの１符号を得るのに用
いられた最初の復調データＤ、　、Ｄｑが副データ信号
再生回路８に入力してから副データ信号Ｓのその符号の
先頭までの時間に設定される。

この設定によって、主データ信号再生回路９に副データ
信号Ｓの１符号が入力している間符号を得るのに用いた
復調データＤ、　、　Ｄ９が掛算器９３゜９４ならびに
加算器９５．９６に入力する。

論理回路９２は、副データ信号Ｓが符号点Ａｉｊに対応
する値か符号点Ｂｉｊに対応する値かによって、第７図
に示す関係の係数データＭｐ２９Ｍ９゜を出力する。

掛算器９３．９４ならびに加算器９５．９６によるディ
ジタル演算は、加算器９５．９６の加算結果データＤ９
５１　Ｄ９６と表わすと２次のように書ける。

ただし、副データ信号Ｓの値が信号点Ａｉｊに対応する
とき上側の正負符号、信号点Ｂｉｊに対応するとき下側
の正負符号をとる。

１式は、値が一定の係数（１／ｃａｓα　）を無視する
と、信号点Ａｉｊ４たはＢｉｊに対応するベクトル（Ｄ
、、Ｄ、）をαラノアンまたは−αラジアン回転する式
になっているから、復調データＤ、、Ｄ９が信号点Ａｉ
ｊに対応するデータであっても信号点Ｂｉｊに対応する
データであっても、データＤ９５　”　９６は信号点Ｃ
１Ｊに対応するデータになる。したがって。

データＤ９５ＴＤ９６は復調データＤ、　、　Ｄ、から
副データ信号Ｓによる位相変調の成分を除去したデータ
になっている。

加算器９５，９６は、加算結果データＤ９５１Ｄ９６の
それぞれ上位３ビツトをデータ信号Ｘ１〜Ｘ３゜Ｙ１〜
Ｙ３として出力する。

ここで第８図を参照して、主データ信号の誤り訂正復号
回路７′では、上記データ信号Ｘ１〜Ｘ２゜Ｙ１〜Ｙ２
か入力信号となり動作は前述の副データ信号の誤り訂正
復号回路と同様である。

ここで、副データ信号の誤り訂正復号回路は。

符号の種類によって違うが約ｌＯＯ〜２００ビットの遅
延がある。そのため遅延回路１１はそのビット遅延と同
じにする必要があり、その結果各制御ループに多大な遅
延が生じる。特に、搬送波再生回路においては遅延が大
きすぎると充分なループバンドをとることができない。

そこで、各制御ループの遅延時間は従来のものと変わら
ず誤り訂正機能を備えた復調装置のブロック図を第１図
に示す。

入力信号より復調信号り、１．Ｄｌ、を得るまでの回路
や副データ信号再生回路８．主データ信号再生回路９の
動作原理は前述の第２図のブロック図で示される復調装
置と同様である。第１図のブロック図で示される復調装
置は、従来の主データ信号再生回路と同じ回路を各制御
ループの制御信号発生回路１３として、副データ信号Ｓ
１を副データ信号の誤り訂正復号回路の前から取ってい
ることを特徴としている。副データ信号の誤り訂正復号
回路は制御信号再生回路１３より副データを取り出した
後に入れ副データ信号Ｓを作る。主データ信号再生回路
は前記制御信号再生回路１３の入力と同じ信号を、　Ｆ
ＥＣ１の遅延時間と同じビット遅延の遅延回路１１を通
り入力信号とする。副データ信号Ｓによる位相変調の成
分が除去された主信号データＤ、３．Ｄ９３は誤り訂正
復号回路の入力信号となり誤り訂正後のデータ出力ＸＩ
、Ｘ２．Ｙｌ。

Ｙ２となる。そのため、第１図のブロック図で示される
復調装置は、制御信号だけ誤り訂正回路の前から取るた
めループのビット遅延は従来のものと同じになり充分な
ループバンドをとることができる。

以上説明したように、制御ループにビット遅延がないよ
うに、副データ信号及び主データ信号に誤り訂正機能を
入れることができる。

以上、主データ信号の変調方式が１６値直交振幅変調で
ある場合について本発明の詳細な説明したが２本発明は
１６値以上、すなわち、３２値。

６４値、２５６値等の場合にも同様に適用できる。

その場合は、Ａ−Ｄ変換器６，７０ビツト数を増し、論
理回路９工の係数データの種類を増し、かつ、αおよび
ｍの値を変更すればよい。

〔発明の効果〕

以上詳細に説明したように本発明の復調装置は。

主データ信号で変調された直交振幅変調波を副データ信
号で位相変調した複合変調波である入力信号を直交位相
検波して得た二つの復調出力を二つの復調データにアナ
ログ・ディジタル変換し、この二つの復調データのディ
ジタル演算によって主データ信号、副データ信号を再生
し、制御ループに遅延が生じることなく副データ信号、
主データ信号を誤り訂正しているから、誤り率特性を改
善することができるという効果がある。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明による復調装置の一
実施例を示すブロック図、第３図は従来の復調装置の一
例を示すブロック図、第４図（、）及び（ｂ）は副デー
タ信号再生回路の構成例を示すブロック図、第５図（、
）及び（ｂ）は、副データ信号再生回路における論理回
路の入出力関係を示す図、第６図は、主データ信号再生
回路を示すブロック図。第７図は、主データ信号再生回路における論理回路の入
出力関係を示す図、第８図は、誤り訂正復号回路を示す
ブロック図、第９図は、１６値直交振幅変調波を士αラ
ジアン位相変調した復号変調波の信号配置を示す図であ
る。１・・・中間周波増幅器、２・・分配器、３・・・直交
位相検波器、４・・・低域ろ波器、５・・・ベースバン
ド増幅器、６・・・Ａ−Ｄ変換器、７・・・誤り訂正復
号回路８・・・副データ信号再生回路、９・・・主デー
タ信号再生回路、１０・・制御信号作成論理回路、１１
・・・遅延回路、１２・・・トランス・ぐ−サル等化器
、１３・・・制御信号再生回路、１４・・・電圧制御搬
送波再生回路、１５・・・π／２移相器、７１・・・遅
延回路、７２・・・演算回路、７３・・・加算回路、７
４・・・比較回路。７５・・・速度変換回路、７６・・・読み出し専用記憶
器。８１・・・論理回路、８２．８３・・・掛算器、８４・
・・減算器、９２・・・論理回路、９３．９４・・・掛
算器。９５．９６・・・加算器。ｄ第４図（ｂ）第６図第７図

Claims

【特許請求の範囲】１、主データ信号で変調された直交振幅変調波を副デー
タ信号で位相変調した複合変調波である入力信号を直交
位相検波する直交位相検波手段と、この直交位相検波手
段の二つの復調出力を、前記主データ信号の判別に必要
な最少ビット数より少くとも２ビット多いビット数の識
別分解能で、それぞれ多値識別する二つのアナログ・デ
ィジタル変換手段と、この二つのアナログ・ディジタル
変換手段の出力である第１および第２の復調データに対
応して第１の係数データを出力する第１の論理回路手段
及び前記第１の係数データならびに前記第１および第２
の復調データをディジタル演算することによって前記副
データ信号を再生する第１のディジタル演算手段とを備
える副データ信号再生手段と、この副データ信号を入力
として冗長ビットより誤りを検出して誤りを訂正する副
データ信号誤り訂正復号手段と、この副データ信号誤り訂正復号手段出力に対応して第２
の係数データを出力する第２の論理回路手段と、前記第
２の係数データならびに前記第１および第２の復調デー
タをディジタル演算することで前記第１および第２の復
調データから前記副データ信号の成分を除去して前記主
データ信号を再生する第２のディジタル演算手段とを備
える主データ信号再生手段と、前記主データ信号を入力として冗長ビットより誤りを検
出して誤りを訂正する主データ信号誤り訂正復号手段と
を具備したことを特徴とする復調装置。２、特許請求の範囲第１項に記載した復調装置において
、前記副データ信号誤り訂正復号手段は、前記副データ
信号を受け、冗長ビットを検出する第１の検出手段と、該冗長ビットに基づいて誤り訂正パルスを生成する第１
の誤り訂正パルス生成手段と、該誤り訂正パルスに基づ
いて前記副データ信号の誤り訂正を行う第１の誤り訂正
手段とを有し、前記主データ信号誤り訂正復号手段は、
前記主データ信号を受け、冗長ビットを検出する第２の
検出手段と、該冗長ビットに基づいて誤り訂正パルスを
生成する第２の誤り訂正パルス生成手段と、該誤り訂正
パルスに基づいて前記主データ信号の誤り訂正を行う第
２の誤り訂正手段とを有することを特徴とする復調装置
。