JPH03218678A - 半導体集積装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、基板にかかる異常なプラス電位レベルから基
板を保護するトランジスタを備えた半導体集積装置に関
するものである。

従来の技術 近年、半導体集積装置の高集積化，大規模化が進み素子
が微細化されていくにつれて、静電破壊耐圧，ラッチア
ップ耐圧を維持向上していくことが困難となってきた。

特に、マイナスの基板電位レベルを要し、かつ内部発生
している半導体集積装置で、内部発生基板電位レベルの
基板にかかる異常なプラス電位レベルにより生じる基板
と拡散層間のＰＮ接合、基板とゲート間の絶縁酸化膜等
の絶縁破壊耐圧向上のための有効な手段が待望されてい
た。

以下に従来の半導体集積装置について説明する。

第４図は、従来の半導体集積装置のブロック図であり、
１は入力端子、２は入力保護回路、３は基板保護回路、
４は機能回路である。このブロック図のように、各入力
端子１には入力保護回路２が配置され、機能回路４に接
続されている。また、基板保護回路３は、半導体基板上
において、一個独立して配置されている。

次に、入力保護回路２，基板保護回路３の個々の機能に
ついて説明する。

まず、入力保護回路２の機能について説明する。

第５図は、入力保護回路図例であり、１は入力端子、Ｔ
ＲＩは入力保護トランジスタ、ｖＳＳは接地電位レベル
，ＶＢＢは内部発生基板電位レベルである。内部発生基
板電位レベルＶＢＢは、通常、マイナス電位レベルで、
Ｎチャネルエンハンスメント型トランジスタの基板電位
レベルである。入力保護トランジスタＴＲＩは、Ｎチャ
ネルエンハンスメント型トランジスタで、ゲートとソー
スを接地電位レベルＶＳＳに接続し、基板電位レベルを
内部発生基板電位レベルＶＢＢのマイナス電位レベルに
することにより・、通常、入力端子１より入力される正
常な電位レベルの外部入力信号が機能回路４に伝達され
る際に、外部入力信号の電位レベルに対して影響を与え
ない。しかし、入力端子１に静電気等による異常なプラ
ス電位レヘルが印加された場合は、入力保護トランジス
タＴＲＩのバンチスルー効果により、電流を接地電位レ
ベルＶＳＳに流して吸収する。また、入力端子ｌに異常
なマイナス電位レベルが印加された場合は、入力保護ト
ランジスタＴＲ１がオンすることにより、電流を接地電
位レベル■ＳＳから電流を流して吸収する。この様に、
入力端子１に印加される異常な電位レベルが機能回路に
かからないように保護する働きをする。

次に、基板保護回路の機能について説明する。

第６図は、基板保護回路図例で、ＴＲ２は基板保護トラ
ンジスタであり、ソースを接地電位レベルに接続し、ゲ
ートとドレインを内部発生基板電位レベルＶＢＢに接続
したＮチャネルエンハンスメント型トランジスタである
。この接続によって、内部発生基板電位レベルＶＢＨに
異常なプラス電位レベルがかかった場合にオンし、接地
電位レベル■ＳＳに電流を流して、基板と半導体集積装
置内の拡散層間に大きな順方向バイアスがかからないよ
うに、基板を保護する働きをする。

以下に、入力保護回路、すなわち入力保護トランジスタ
と基板保護回路、すなわち基板保護トランジスタの関係
について説明する。

上記の様に、入力保護トランジスタに異常なプラス電位
レベルがかかった場合、バンチスルー効果によって電流
を流す際に、基板にも異常なプラス電位レベルがかかる
。このとき、基板保護トランジスタが基板を保護する。

なお、その他に、基板が異常なプラス電位レベルになる
場合、たとえば、ラッチアップにより、基板が異常なプ
ラス電位レベルとなる場合にも、基板保護トランジスタ
は有効である。

発明が解決しようとする課題 しかしながら上記従来の半導体集積装置では、半導体基
板上で、静電気等の外部ノイズ，ラッチアップ等により
、基板に異常なプラス電位レベルがかかる場所が基板保
護トランジスタと離れている場合、異常なプラス電位レ
ベルが基板の高インピーダンスを介して接地電位レベル
に吸収されるために、基板と拡散層のＰＮ接合、或いは
、基板とゲート間の絶縁酸化膜が絶縁破壊されるという
課題を有していた。

本発明は、上記従来の課題を解決するもので、基板の異
常なプラス電位レベルから基板を保護することのできる
半導体集積装置を提供することを目的とする。

課題を解決するための手段 この目的を達成するために、本発明の半導体集積装置は
、基板保護トランジスタを各入力保護トランジスタに隣
接、或いは各入力保護トランジスタを包囲して配置、ま
たは、基板保護トランジスタを半導体基板上に複数個分
散して配置した構成を有している。

作用 このようにすれば、基板にかかる異常なプラス電位レヘ
ルによる基板と拡散層間のＰＮ接合、基板とゲート間の
絶縁酸化膜にかかる異常なバイアスを緩和し、絶縁破壊
耐圧の向上が図れる。

実施例 以下、本発明の実施例について説明する。

第１図及び第２図は、本発明の第１，第２の実施例にお
ける半導体集積装置のブロック図であり、１は入力端子
、２は入力保護回路、３は基板保護回路、４は機能回路
である。第１図では、各入力端子１に入力保護回路２及
び基板保護回路３を隣接して配置し、機能回路４を接続
する。第２図では、各入力端子１に入力保護回路２を配
置して機能回路４に接続し、基板保護回路３は、半導体
基板上に複数個分散して配置する。

次に、第１図の入力保護回路２と基板保護回路３の関係
について説明する。なお、入力保護回路２と基板保護回
路３の個々の機能は従来のものと同様なので省略する。

第３図は、第１図における入力保護回路と基板保護回路
の接続図であり、１は入力端子、ＴＲＩは入力保護トラ
ンジスタ、ＴＲ２は基板保護トランジスタ、ｖＳＳは接
地電位レベル、ｖＢＢは内部発生基板電位レベルである
。そして、入力保護トランジスタＴＲＩで吸収する異常
なプラス電位レベルにより基板にかかる異常なプラス電
位レベルを基板保護トランジスタＴＲ２により、近傍で
接地電位レベル■ＳＳに吸収する。また、ラッチアップ
による基板の異常なプラス電位レベルを複数個の基板保
護トランジスタＴＲ２で、基板にかかる異常なプラス電
位レベルを接地電位レヘルｖＳＳに吸収する。

なお、第２図では入力保護回路２で吸収する異常なプラ
ス電位レベルにより基板にかかる異常なプラス電位レベ
ル、ラソチアップによる基板の異常なプラス電位レベル
を分散配置した複数個の基板保護回路３で吸収し、基板
を保護する。

上記第１図，第２図の配置構成により、静電気等の外部
ノイズにより基板にかかる異常なプラス電位レベル、ラ
ッチアップによる基板の異常なプラス電位レベルを半導
体基板上において、常に一定の低インピーダンスで基板
保護回路、すなわち基板保護トランジスタによって、接
地電位レベルへ吸収させることができる。

なお、基板保護トランジスタ３を各入力保護トランジス
タを包囲して配置してもよい。

発明の効果 本発明は、基板保護トランジスタを各入力保護トランジ
スタに隣接、或いは、各入力保護トランジスタを包囲し
て配置、または、半導体基板上に複数個分散して配置す
ることにより、基板にかかる異常なプラス電位レベルに
よる基板と拡散層間のＰＮ接合、基板とゲート間の絶縁
酸化膜にかかる異常なバイアスを緩和，保護し、絶縁破
壊耐圧の向上が実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の半導体集積装置のブロ
ック図、第２図は本発明の第２の実施例の半導体集積装
置のブロック図、第３図は第１図における入力保護回路
と基板保護回路の接続図、第４図は従来の半導体集積装
置のブロック図、第５図は第４図の入力保護回路図、第
６図は第４図の基板保護回路図である。 １・・・・・・入力端子、２・・・・・・入力保護回路
、３・・・基板保護回路、４・・・・・・機能回路、■
ＳＳ・・・・・・接地電位レベル、ＶＢＢ・・・・・・
内部発生基板電位レベル、ＴＲＩ・・・・・・入力保護
トランジスタ、ＴＲ２・・・・・・基板保護トランジス
タ。

Claims (2)

【特許請求の範囲】
1. （１）ゲートとドレインを基板電位レベルに接続し、ソ
   ースを接地電位レベルに接続した基板保護トランジスタ
   を各入力保護トランジスタに隣接、或いは、各入力保護
   トランジスタを包囲して配置することを特徴とする半導
   体集積装置。
2. （２）ゲートとドレインを基板電位レベルに接続し、ソ
   ースを接地電位レベルに接続した基板保護トランジスタ
   を半導体基板上に複数個分散して配置することを特徴と
   する半導体集積装置。