JPH03211930A - 多重変換装置の装置内パス診断方式 - Google Patents

多重変換装置の装置内パス診断方式

Info

Publication number
JPH03211930A
JPH03211930A JP614790A JP614790A JPH03211930A JP H03211930 A JPH03211930 A JP H03211930A JP 614790 A JP614790 A JP 614790A JP 614790 A JP614790 A JP 614790A JP H03211930 A JPH03211930 A JP H03211930A
Authority
JP
Japan
Prior art keywords
data
conversion part
output
store memory
elastic store
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP614790A
Other languages
English (en)
Inventor
Masakazu Kitazawa
雅一 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP614790A priority Critical patent/JPH03211930A/ja
Publication of JPH03211930A publication Critical patent/JPH03211930A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、多重変換装置の装置内部のデータ変換部(多
重化部、分離化部、タイムスイッチ部)のパス確認によ
る装置診断方式に関する。
[従来の技術] 従来の装置は、NTT施設−33−11,4゜2.2監
視警報系、(1)装置警報■FTSを用いた装置内パス
監視の項で述べである様に、フレーム上に空タイムスロ
ットに、常時、特定パターンを送受し、パターンの照合
を行ない、診断を行なっている。又、これら装置の特定
チャネルのパス確認は装置のインタフェース部入出力に
パターンジェネレータ、エラーディテクタの測定器と接
続して試験を行なう。
[発明が解決しようとする課題] 従来技術における多重変換装置の装置内パス確認は、フ
レーム上の空タイムスロットがあることが前提であり、
今後、新フレームを構築していく上で多重化を多くする
場合、この空タイムスロットが、多重化における冗長ビ
ットとなる。又、ある特定チャネルのパス確認手法にお
いて、フレーム上の特定タイムスロットに試験データを
挿入し、装置のデータ変換部後のデータを抜いて照合す
る方法がとられるが、この試験は該当するタイムスロッ
トが運用中は不可であり、運用中に試験を行なう時は該
当するチャネルデータを他チャネルへ回避するか、該当
するチャネルを閉塞しなければならず、特に、該当する
チャネルが専用回線の場合、本試験は非常に困難となる
本発明の目的は1回線が運用中にも、影響が出ないよう
、又、試験用の空タイムスロットが無くとも、装置内診
断が出来るようにすることにある。
[課題を解決するための手段] 上記目的を達成するため、本発明は空タイムスロット、
又は、特定チャネルのタイムスロットをつぶさずに試験
をする方法として、装置内変換部に入力されるフレーム
上の実回線上のデータ登利用して、データを装置内変換
部のデータ遅延時間分ストアさせるエラスティックスト
アメモリに蓄え、装置内変換部の出力と、エラスティッ
クストアメモリ出力とを比較することにより実現させる
ものである。
[作用] 多重変換装置のデータ変換部の位相は1局内クロックに
必ず同期しており、データ変換部前後の位相は固定長と
なるため、データ変換部の入力部データをエラスティッ
クストアメモリに書き込み固定長遅延させて読み出しを
行ない、データ変換部出力との比較を行なっても位相ず
れや、非同期による誤りの発生は起きえない。
又、運用中のチャネルのデータは抜き取るだけであり、
運用中データはそのままデータ変換部に入力される。出
力でもデータ自体は操作しないのでデータが誤まること
は無い。
[実施例] 以下、本発明の一実施例を第1図に、そのタイムチャー
トを第2図に示す。
本実施例は多重変換装置内のタイムスイッチ変換部1、
又は、多重化部の診断を行なう例である。
タイムスイッチ変換部1の入力データDATA1のある
タイムスロットnCHのパス診断を行なうため、エラス
ティックストアメモリ2の入力DIに入力させる。エラ
スティックストアメモリ2のデータ書き込みは、ncH
に同期させたWRパルス及びWINHパルスによりnC
Hデータのみ書き込みを行なう、エラスティックストア
メモリ2のデータ読み出しは、タイムスイッチ変換部、
又は多重化部1において、固定長連れて出力される出力
データと同期をとる様RR及びRINHパルスでエラス
ティックストアメモリ2を制御する。
尚、本実施例では、エラスティックストアメモリ2の書
き込み、読み出し位相の近接によるデータ誤りを防ぐた
め、WRlRRをニフレームに一回、しかも、同一フレ
ーム中に重ならないように制御を行なう、この様にした
てエラスティックストアメモリ2の出力Doとタイムス
イッチ1の出力データであるDATA2をデータ比較器
3で比較し、その比較結果を監視制御部4へ転送する。
本方式によれば、回線が運用中であっても、その回線デ
ータを診断データとして使用するため。
回線に影響を与えることなくパス確認が可能となる。
又、エラスティックストアメモリ2を制御するパルスは
従来装置におけるチャネルパス試験用のチャネルパルス
を流用しても出来るので、ハード増は小さく抑えること
が可能であり、従来方式との組合わせも簡単に出来るの
で、本発明と組み合わせることにより、より多機能な装
置内診断が可能となる。さらに、タイムスイッチ変換部
又は多重化部1の故障、障害が発生し、ある特定チャネ
ルパスはどうしてもサービス断してはならない様な重要
HOTラインを、本発明によるエラスティックストアメ
モリ2を経由するパスをタイムスイッチ1の出力DAT
A2にタイムスイッチ1の障害時の条件で挿入すること
により、その回線のサービスを確保することが出来る。
[発明の効果] 本発明によれば、フレーム構成上で診断用の空タイムス
ロットがとれない場合、あるいは、回線運用中により特
定チャネルのパスの確認が出きない場合にも、回線上の
データを利用してデータ変換部のパス確認を行なうこと
が出来るため、将来フレーム構成の多重化チャネル数を
無理なく多くすることができる。
又、運用に入ってから将来の装置内診断では発見されず
、回線使用顧客からデータ誤り、又は、障害のクレーム
があった場合にも回線をストップさせることなく装置内
のパスの診断が可能となる。
【図面の簡単な説明】
符号の説明 1・・・タイムスイッチ変換部又は多重化変換部、2・
・・エラスティックストアメモリ、3・・・データ比較
部、4・・・監視制御部。 第 図

Claims (1)

  1. 【特許請求の範囲】 1、低次群のディジタル信号を高次群のディジタル信号
    に多重、分離、又は、タイムスロット変換させる多重変
    換装置において、 装置内の多重分離化部又はタイムスロット変換部のパス
    確認を、変換入力部に入力されるデータを変換部の遅延
    時間分ストアするためのエラスティクストアメモリを設
    け、前記変換部出力と前記エラスティクストアメモリの
    出力を比較することを特徴とする多重変換装置の装置内
    パス診断方式。
JP614790A 1990-01-17 1990-01-17 多重変換装置の装置内パス診断方式 Pending JPH03211930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP614790A JPH03211930A (ja) 1990-01-17 1990-01-17 多重変換装置の装置内パス診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP614790A JPH03211930A (ja) 1990-01-17 1990-01-17 多重変換装置の装置内パス診断方式

Publications (1)

Publication Number Publication Date
JPH03211930A true JPH03211930A (ja) 1991-09-17

Family

ID=11630408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP614790A Pending JPH03211930A (ja) 1990-01-17 1990-01-17 多重変換装置の装置内パス診断方式

Country Status (1)

Country Link
JP (1) JPH03211930A (ja)

Similar Documents

Publication Publication Date Title
US4413335A (en) Fault recovery apparatus for a PCM switching network
US4143246A (en) Time division line interface circuit
US20050271045A1 (en) Time slot interchange switch with bit error rate testing
US4592044A (en) Apparatus and method for checking time slot integrity of a switching system
CA2165105C (en) Data, path and flow integrity monitor
JPH03211930A (ja) 多重変換装置の装置内パス診断方式
JPS62216540A (ja) 多重化デジタル伝送路の品質測定及び欠陥検出方法及び装置
JP2006251895A (ja) バスインタフェース回路
JPS5834076B2 (ja) パイロツトシケンホウシキ
KR100300147B1 (ko) 디멀티플렉싱 장치의 동작 체크 장치
GB2158326A (en) Testing arrangements of a digital switching systems
KR200348447Y1 (ko) 시분할스위치통화로시험장치
JPS62268246A (ja) デイジタルインタフエ−ス装置の試験方式
JPH0227876B2 (ja) Pairotsutoshikenhoshiki
KR960015576B1 (ko) 전전자 교환기에서 스위치 정합 시스템의 입출력 정합부 시험 방법
FI88984B (fi) Foerfarande foer diagnos och testning av en anslutningsenhet
KR200167747Y1 (ko) 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템
JPH0352491A (ja) 時分割通話路の障害検出方式
JPS5944147A (ja) 回線対応部診断方式
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
JPS6339226A (ja) ル−プバツク試験方式
JPH0380742A (ja) 1次群速度t点インタフェース端末装置
KR19980015128A (ko) 전전자 교환기의 온-라인 테스트 장치(apparatus for on line test in switch)
JP2000049809A (ja) 系切り替え制御回路
JPH0561815B2 (ja)