JPH0320784A - 画像メモリ表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パソコン，ワープロ等に使用される画像メモ
リ表示制御装置に関するものである。

近年、パソコン，ワープロ等では、表示装置の画面に乱
れを発生させずに高速に画像メモリの内容をリードまた
はライトする画像メモリ表示制御装置が利用されるよう
になってきた。

従来の技術 以下に従来の表示装置の画面に乱れを発生させずに画像
メモリの内容をリードまたはライトするサイクルスチル
方式と呼ばれる方式をもつ画像メモリ表示制御装置につ
いて説明する。第３図は、前記方式の従来の画像メモリ
表示制御装置を用いたパソコン．ワープロ等のシステム
の概要ブロック図である。第３図において１は画像メモ
リ表示制御装置、２は表示装置に表示するデータを記憶
する画像メモリ、３はシステム全体を制御するＣＰＵく
中央制御装置〉、４は前記画像メモリ２の内容を表示す
る表示装置である。まず、前記システム全体における画
像メモリ表示制御装置の動作について第３図に基づいて
説明する。表示装ｉｔ４に画像メモリ２のデータを表示
するために画像メモリ表示制御装置１は常時アドレスを
画像メモリ２に出力し、その内容をリードして表示装置
４に出力する。ＣＰＵ３が画像メモリ２の内容を書き換
えるなどのために画像メモリ２をリードまたはライトす
る場合、すなわち、ＣＰＵ３が画像メモリアクセス信号
を出力した場合、表示制御装置１は、表示のためのリー
ドサイクルの空き時間を利用してＣＰＵ３からのアドレ
スを画像メモリ２に出力し、ＣＰＵ３の画像メモリアク
セスを可能にし、ＣＰＵ３は画像メモリ２の内容をリー
ドまたはライトすることができる。以上のことにより表
示装置４の場面に乱れを生じずにＣＰＵ等が画像メモリ
２に対してデータをリードまたはライトすることができ
る。

発明が解決しようとする課題 しかしながら、前記の従来の構成では、ＣＲＴ〈カソー
ドレイチューブ〉等の表示装置に必要な帰線期間と呼ば
れる実際には表示装置に画像が表示されない非表示期間
においても表示期間と同様に表示のために必要な画像メ
モリのリードの空き時間のみを利用してＣＰＵが画像メ
モリをアクセス（サイクルスヂルアクセス〉する。しか
しながら前記非表示期間中は、本来表示のための画像メ
モリのリードは不用である。それにもかかわらず、表示
期間中と同様に前記サイクルスチルアクセスが行われ、
ＣＰＵは画像メモリを自由にリードまたはライトできず
、ＣＰＵにウェイトがかかり、ＣＰＵが画像メモリをリ
ードまたはライトするのに要する時間が、自由に画像メ
モリをリードまたはライトする場合に比べて長くなり、
引いてはパソコン，ワープロ等のシステム全体のスルー
ブットも向上しない。

課題を解決するための手段 この目的を達成するために、本発明の画像メモリ表示制
御装置は、ＣＰＵ等が画像メモリをアクセスするための
画像メモリアクセス信号を、表示装置に実際に前記画像
メモリのデータを表示する表示期間と実際には画像メモ
リのデータを表示しない非表示期間とで異なるサンプリ
ングを行い、またそのサンプリングの結果を出力するサ
ンプリング部と、ＣＰＵ等からの画像メモリアドレスま
たは表示のための表示メモリアドレスのいずれかをサン
プリング部から出力される信号によって選択するセレク
タ部とから構成されている。

作用 この構成によって、表示期間中はサイクルスチルアクセ
スを行い、表示装置に乱れを生じずにＣＰＵ等が画像メ
モリをリードまたはライトすることができ、一方、非表
示期間中は、ＣＰＵ等がすぐさま画像メモリをリードま
たはライトすることができる。従って従来の非表示期間
中まで表示期間中と同様のサイクルスチルアクセスを行
うに比べＣＰＵ等が画像メモリをリードまたはライトす
るのに要する時間が短かくなり、パソコン，ワープロ等
のシステム全体のスルーブットも向上する。

実施例 以下本発明の一実施例について図面を参照にしながら説
明する。

パソコン，ワープロ等のシステム全体における本発明の
画像表示制御システムの位置付けは従来例の第３図と同
様である。

第１図は本発明の画像表示制御装置のブロック図を示す
、１１はクロツク供給部でクロツク信号ＣＬＫＡＩ　１
　１，ＣＬＫＢＩ　１２．ＣＬＫＣＩ　１３を出力し、
１２はサンプリング部で第３図ＣＰＵ３からの画像メモ
リアクセス信号ＮＣＰＵＡＯＯＯとシステムリセット信
号ＮＲＳＯＯＩと表示期間と非表示期間を区別する信号
ＤＩＳＰＯＯ２と前紀ＣＬＫＢ１１２と前記ＣＬＫＣ１
１３を受け、ＲＤＹ　１　２　１とＥＮＣＰＵ１２２を
出力し、１３は表示メモリアドレスカウンタ部で前記Ｃ
ＬＫＡ１ｌｌとＮＲＳＯＯＩを受け、表示用のアドレス
Ｄ　Ｉ　ＳＡＤ　１　３　１と表示期間と非表示期間を
区別するＤＩＳＰＯＯ２とを出力し、１４はセレクタ部
で前記ＣＰＵ３からのアドレスＣＰＵＡＤＯＯ３とＤＩ
ＳＡＤ１３１をＥＮＣＰＵ１２２で切り換え画像メモリ
アドレスＡＤＲＯＯ４を出力し、１５はスリーステイト
バッファで前工己のＲＤＹ　１　２　１を受け、前記の
ＮＣＰＵＡＯＯＯによって制御され前記のＣＰＵ３にＲ
ＥＡＤＹＯＯ４を出力する。第２図は、タイミングコン
トロール部１２の内部回路をしめす。５１はセット付き
フリップフロップ、５２はその出力、５３はセット・リ
セット付きフリップ７ロップ、５４はその出力で、５５
はＮ（Ｎは正の整数）分周回路で、５８はその分周回路
の出力で、５６．５７は２つの入力から１つを選択信号
によって選択して出力するセレクタ回路である。第４図
（ａ）　，　（ｂ）にセット付きフリップフロツブ５１
とセット・リセット付きフリップフロップ５３の真理値
図を示す。

画像メモリ表示制御装置の動作について第１図に従って
説明する。この動作は表示期間と非表示期間によって異
なる。またこの区別はＤＩＳＰＯＯ２信号によって示さ
れる。まず、ＤＩＳＰＯＯ２がハイレベルである表示期
間中の動作について述べる。ＣＰＵ３が画像メモリアク
セス信号を発生しない期間（ＮＣＰＵＡＯＯＯがハイレ
ベル〉は、ＥＮＣＰＵ１２２がハイレベルとなりセレク
タ１４でクロツク信号ＣＬＫＡＩＩＩによって表示メモ
リアドレスカウンタ部が計数して出力する表示アドレス
ＤＩＳＡＤ１３１を選択し、それを画像メモリアドレス
ＡＤＲＯＯ５として出力する。このときＮＣＰＵＡＯＯ
ＯがハイレベルであるためＲＥＡＤＹＯＯ４はフローテ
ィング状態である。

一方、ＣＰＵ３が画像メモリアクセス信号を発生すると
サンプリング部１２は、ＣＬＫＢ１１２の立ち上がりで
ＮＣＰＵＯＯＯ　Ｃ口ウレベル〉をラッチし、ＥＮＣＰ
Ｕ１２２をロウレベルにする。従って、セレクタ１４は
ＣＰＵ３からのアドレスＣＰＵＡＤＯＯ３を選択し、そ
れを画像メモＩＪ　２のアドレスＯＯ５として出力する
。このとき、ＮＣＰＵＡＯＯＯがロウレベルになってい
るのでスリーステイトバッファ１５が開き、ＲＥＡＤＹ
００４は、ロウレベルとなる。次に前記ＣＬＫＢ１１２
の立ち下がりでＥＮＣＰＵ１２２はハイレベルに戻り、
再びセレクタｌ４はＤＩＳＡＤ１３１を選択する。また
ＲＥＡＤＹＯＯ４もハイレベルになる。ＣＰＵ３はＲＥ
ＡＤＹＯＯ４がハイレベルになったのを受け、ＮＣＰＵ
ＡＯＯＯをハイレベルに戻し、ＲＥＡＤＹＯＯ４はフロ
ーティングとなる。次に非表示期間中の動作について述
べる。ＣＰＵ３が画像メモリアクセス信号を発生しない
期間は、前記の表示期間の動作と同様である。ＣＰＵ３
が画像メモリアクセス信号を発生するとサンプリング部
１２はＣＬＫＣ１１３の立ち上がりでＮＣＰＵＯＯＯを
ラッチし、ＥＮＣＰＵ１２１をロウレベルにし、そのの
ち、サンプリング部１２内部でメモリアクセスに必要な
時間を計数してＥＮＣＰＵ１２１をハイレベルに戻すと
いう事を除いて表示期間の動作と同様である。このとき
ＣＬＫＣ１１３の周波数をＣＬＫＢ１１２の周波数より
速くすることによりサンプリングに要する時間が短くな
り、ＣＰＵ３のウェイト時間が短くなる。

さらに、本発明の画像メモリ表示制御装置内部のサンプ
リング部１２の内部動作について第２図に従って説明す
る。また第２図の２１類の７リップフロツブ５１と５３
は第４図の真理値図に従ってふるまう。まず表示期間中
の動作について説明する。表示期間中はＤＩＳＰＯＯ２
がハイレベルであり、セレクタ５６とセレクタ５７は、
ＣＬＫＢ１１２を選択し，そのＣＬＫＢ１１２がセット
付きフリップ７ロツブ５１とセット・リセット付きフリ
ップ７ロツプ５３に供給される。従ってＣＬＫＢ１１２
の立ち上がりで画像メモリアクセス信号ＮＣＰＵＡＯＯ
Ｏのロウレベルをラッチしてサンプリングし、ＥＮＣＰ
Ｕ１２２をロウレベルにし、セレクタｌ４はＣＰＵＡＤ
ＯＯ３を選択し，ＣＰＵ３が画像メモリ２をリードまた
はライトできる。その後、ＣＬＫＢ１１２の立ち下がり
でＥＮＣＰＵ１２２がハイレベルとなり、ＣＰＵ３が画
像メモリ２をリードまたはライトすることを終了する。

次に、非表示期間中の動作について述べる。非表示期間
中はＤＩＳＰＯＯ２がロウレベルであり、セレクタ５６
はＣＬＫＣｌ１３を、セレクタ５７＋；！　Ｃ　Ｌ　Ｋ
　Ｄ　５　８を選択し、そのｃＬＫｃ１１２がセット付
フリップフロップ５１に、ＣＬＫＤ５８がセット・リセ
ット付フリップフロツブ５３にそれぞれ供給される。画
像メモリアクセス信号ＮＣＰＵＡＯ００がハイレベルの
期間はＮ分周回路５５にリセットがかかりその出力ＣＬ
ＫＤ５８はロウレベルとなっている。画像メモリアクセ
ス信号ＮＣＰＵＡＯＯＯがロウレベルとなると、ＣＬＫ
Ｃ１１３の立ち上がりでＮＣＰＵＡＯＯＯ　（ロウレベ
ル）をサンプリングし、ＥＮＣＰＵ１２２をロウレベル
にし、セレクタ１４はＣＰＵＡＤＯＯ３を選択し、ＣＰ
Ｕ３が画像メモリ２をリードまたはライトできる。一方
、ＮＣＰＵＡＯＯがロウレベルとなるとＮ分周回路のリ
セットは解除され、ＣＰＵ３の画像メモリアクセスに必
要な時間を確保するためにＣＬＫＣ１１３を分周してＣ
ＬＫＤ５８を出力する。そのＣＬＫＤ５８の立ち下がり
でＥＮＣＰＵ１２２がハイレベルとなり、ＣＰＵ３が画
像メモリ２をリードまたはライトすることを終了する。

発明の効果 以上に述べてきたように、本発明によれば、表示期間中
は表示のための画像メモリのリードの空き時間を利用し
てＣＰＵ等が画像メモリをリードまたはライトすること
ができ、一方、非表示期間中は、表示のための画像メモ
リのリードが不要であることを利用して、細かく画像メ
モリアクセス信号をサンプリングすることによって、す
ばやくＣＰＵ等の画像メモリのリードまたはライトに対
応することができる。さらに、その際ＣＰＵ等の画像メ
モリのリードまたはライトに空け渡す時間も、画像メモ
リのアクセススピードに応して対応することができる。

このように本発明の画像表示装置を用いることにより、
画像メモリの内容の書き換え等が高速となり、システム
全体のスルーブットも向上する。

【図面の簡単な説明】

第１図は本発明の画像表示装置を示すブロック図、第２
図はサンプリング部の内部回路図、第３図はパソコン，
ワープロ等のシステムの概要ブロック図で、第４図はセ
ット付きフリップフロツプとセット・リセット付きフリ
ップフロツブの真理値の図である。 １・・・・・・画像メモリ表示制御装置、２・・・・・
・画像メモリ、３・・・・・・ＣＰＵ、４・・・・・・
表示装置、ｌ１・・・・・・クロック供給部、１２・・
・・・・サンプリング部、１３・・・・・・表示メモリ
アドレスカウンタ部、１４・・団・セレクタ部、１５・
・・・・・スリーステイトバッファ、ＯＯＯ・・・・・
・ＮＣＰＵＡ、００１・・・・・・ＮＲＳ．００２・・
・・・・ＤＩＳＰ、００３・・・・・・ＣＰＵＡＤ、０
０４・・・・・・ＲＥＡＤＹ，００５・・・・・・ＡＤ
Ｒ、１１１・・・・・・ＣＬＫＡ，１１２・・・・・・
ＣＬＫＢ、１１３・・・・・・ＣＬＫＣ，１２１・・・
・・・ＲＤＹ，１２２・・・・・・ＥＮＣＰＵ，１３１
・・・・・・ＤＩＳＡＤ、５１・・・・・・セット付き
フリップフロップ、５２・・・・・・セット付きフリッ
プフロツブ５１出力、５３・・・・・・セット・リセッ
ト付きフリップフロツブ、５４・・・・・・セット・リ
セット付きフリップフロップ５３の出力、５５・・・・
・・Ｎ分周回路、５６・・・・・・セレクタ回路、５７
・・・・・・セレクタ回路、５８・・・・・・セレクタ
回路５７の出力。

Claims (1)

【特許請求の範囲】
1. 表示装置に表示するデータを記憶しておく画像メモリか
   ら前記データを読みだすために必要なアドレスを計数し
   て出力する表示メモリアドレスカウンタ部と、外部から
   前記画像メモリをアクセス（リードまたはライト）する
   ための画像メモリアクセス信号を、前記表示装置に実際
   に前記画像メモリのデータを表示する表示期間と実際に
   は前記画像メモリのデータを表示しない非表示期間とで
   異なるサンプリングを行い、その結果を出力するサンプ
   リング部と、外部からの画像メモリアドレスまたは前記
   表示メモリアドレスカウンタ部から出力される表示メモ
   リアドレスのいずれかを前記サンプリング部から出力さ
   れる信号によって選択するセレクタ部とで構成されたこ
   とを特徴とする画像メモリ表示制御装置。