JPS6134156B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はドツトパターン回転回路に関し、とく
にドツトパターンを90゜，180゜，270゜回転させ
てメモリに収容できるようにしたドツトパターン
回転回路に関する。

陰極線管等の表示装置は電子計算機に接続さ
れ、表示像を用いて種々の設計、計算に利用され
る。

この場合、表示像を適当に回転させて表示すれ
ばオペレータに見やすく設計、計算処理が容易と
なり、これらの処理効率が向上する。

従来このような回転像を表示する場合、この表
示装置に接続される電子計算機からの指令により
改めて画面メモリへ回転像に対応したデータを書
直す必要があり、電子計算機の負担が増大し、電
子計算機の利用効率が低下する欠点があつた。

本発明はかかる点に鑑みなされたもので、電子
計算機を介さず回転像に対応してデータ操作を行
いうるドツトパターン回転回路を提供する事を目
的とする。

この目的の達成のため本発明ドツトパターン回
転回路は、マトリツクス状のドツトパターンを収
容するメモリと、該メモリのＸアドレス及びＹア
ドレスを指定して前記メモリをワード単位でアク
セスする制御回路と、前記パターンがワード単位
で入力される入力バツフアと、前記メモリからの
ワード単位のデータと前記入力バツフアのワード
単位のデータとが入力される合成回路と、前記入
力される両データの内各ビツト対応にいずれか一
方のビツトデータを有効とするよう前記合成回路
を制御するマスクレジスタとを具え、前記メモリ
のドツトパターンをワード単位読出し、且つ合成
回路の出力をメモリに書込むことを特徴とする。

以下図面を参照しながら本発明の好ましい実施
例について詳細に説明する。

第１図は本発明の一実施例回転構成図を示し、
第２図は第１図実施例の画面メモリ上のアドレス
とドツトパターンの関係図を示している。

図中、１は横方向にシフトしうる32ビツトのシ
フトレジスタで構成される入力バツフア、２は同
じく32ビツトのシフトレジスタで構成されるマス
クレジスタ、３はマスクレジスタの制御によつて
データのゲート制御を行なう合成回路である。６
は画面メモリであり、第２図に示すように１文字
領域毎にＸアドレスが割当てられ、文字の１桁毎
にＹアドレスが割当てられる画面メモリである。
４，５は画面メモリ６のＸアドレスカウンタ、Ｙ
アドレスカウンタ、７はＸアドレスカウンタ、Ｙ
アドレスカウンタ、マスクレジスタ及び入力バツ
フアの制御回路、８は画面メモリの読出バツフア
である。

画面メモリ６において第２図に示すように、１
文字がＸ方向（横）32ビツト、Ｙ方向（縦）32ビ
ツトで構成されているものとする。そして画面メ
モリ６はＹアドレス（即ち１文字の各行単位）に
よつて１ワード（32ビツト）づつアクセスしうる
ものとする。

通常の書込みにおいては次の様に動作する。図
示しないキヤラクタジエネレータからは第２図の
文字パターンの１行分づつ（即ち１ワード）入力
バツフア１に転送される。

従つて、この場合、マスクレジスタ２では32ビ
ツト全部が「１」を記憶しているため、入力バツ
フア１の32ビツトのパターンが合成回路３から出
力される。合成回路３の出力はＸアドレスカウン
タ４及びＹアドレスカウンタ５の指定により画面
メモリ６の領域に書込まれる。

第２図の場合、画面メモリ６のｙ行目、（ｙ＋
１）行目…（ｙ＋31）行目という順序で１ワード
づつパターンが書込まれていくことになる。

各文字に対し、同様の動作で１画面分の文字パ
ターンが記憶（書込み）されていくことになる。
この画面メモリ６の内容は読出バツフア８へ順次
読出され、表示又は記録装置へ供給される。

このような正立文字を180゜回転させた文字を
得るためには、次のような操作も行う。

先づ図示しないキヤラクタジエネレータからは
前述と同様の順序（即ちＹ行目のワードから始ま
り（Ｙ＋31）行目のワードまで続く順序）で入力
バツフアにワード単位でパターンが転送される。
そしてマスクレジスタ２の各ビツトは全て「１」
が制御回路７で指定されている。

この場合、Ｘ側アドレスカウンタ４の値は前述
の領域に固定されており、Ｙ側アドレスカウンタ
５の値が（Ｙ＋31）に初期設定され、１づつ減少
される。

従つて、通常の書込みと逆の順で画面メモリ６
に書込みが行なわれ、従つて180゜回転文字が書
込まれることになる。

次に正立文字を90゜回転した文字を得るために
は次の操作を行う。これを第３図に関連して説明
する。

キヤラクタジエネレータから入力バツフア１へ
は、第２図に関連して述べた順序で各ワードが転
送される。マスクレジスタ４では第３図のＭで示
す様に、右端ビツト（第32ビツト）のみが「１」
にセツトされている。そして、第３図では各ワー
ドの転送データをで示している。即ち、１行目
の32ビツトのパターンの各ビツトをA1からA32
と付し、又２行目の32ビツトをB1からB32と付
し、第32行目の32ビツトをN1からN32と付してあ
る。

先づ前述のワードが入力バツフア１に入力さ
れると、制御回路７でシフトクロツクにより入力
バツフア１の中では１ビツト左シフトされ第３図
ａのＲの順序となる。この時、画面メモリ６のｙ
行目がＸ及びＹアドレスカウンタ４，５によつて
アクセスされ、読出バツフア８に読出される。読
出バツフア８の内容は第３図ａので示す内容と
同一である。

従つて、合成回路３へはデータＩとデータＲが
入力される合成回路３は第４図に示す様にマスク
レジスタ２の各ビツトに対応して、反転ゲート３
０、アンドゲート３１，３２、オアゲート３３が
設けられており、即ちこの組合せが32個設けられ
ている。

そしてマスクレジスタ２の各ビツトの値により
各アンドゲート３１，３２のゲート制御がされ
る。アンドゲート３１には読出バツフア８の各ビ
ツトが入力され、一方アンドゲート３２には入力
バツフア１の各ビツトが入力される。

従つて、マスクレジスタ２の対応ビツトが
「１」の場合には、入力バツフア１の対応ビツト
の内容がアンドゲート３２を通過し、読出バツフ
ア８の対応ビツトの内容の出力はアンドゲート３
１により禁止される。

又、マスクレジスタの対応ビツトが「０」の場
合には逆の状態となる。

第３図に戻つて説明する。第３図ａの場合に
は、合成回路３の出力として、第１ビツトから第
31ビツト目は読出しバツフア８の第１ビツトから
第31ビツトのデータ（即ちA1〜A31）、第32ビツ
ト目は入力バツフア１の第32ビツトのデータ（即
ちA1）となり、第３図ａのＣのデータとなつて
画面メモリ６のｙ行目に書込まれる。

同様にしてｙ＋１行目のデータが画面メモリ６
からアクセスされ、読出バツフア８に第３図ｂの
の如くのデータが入力される。一方、入力バツ
フア１には前述のワードデータを保持し、しかも
制御回路７から左シフトクロツクを与えられるた
め、入力バツフア１の内容は第３図ｂの如くな
る。そしてマスクレジスタ２のゲート制御により
合成回路３の出力は第３図ｂのＣの内容となり、
これが画面メモリ６のｙ＋１行目に書込まれる。

このようにして（ｙ＋２），（ｙ＋３）…と進
み、（ｙ＋31）行目では第３図ｃの如く合成回路
３からはデータＣが出力され、画面メモリ６の
（ｙ＋31）行目に書込まれる。

このようにして第２図におけるＸ方向の右端１
列目がデータA1〜A32に置換えられる。

次に入力バツフア１には、第２行目のデータ
B1〜B32が入力されるとともに、マスクレジスタ
２では第31ビツト目のみに「１」が記憶されたパ
ターンが収容される。

前述と同様の動作により、画面メモリ６のＸ方
向の右端から２列目にはデータB1〜B32が書込ま
れる。

以下同様にして最終的にな画面メモリ６のＸ方
向の左端列にはデータN1〜N32が書込まれ、この
ようにして90゜回転パターンを形成することが出
来る。

次に正立像を270゜回転した像について説明す
る。

前述の動作から明らかな様に270゜では、画面
メモリ６の左端列にデータA1〜A32を、右端列
にデータN1〜N32を書込む。このため、マスクレ
ジスタ２は最初に左端ビツト（１ビツト目）のみ
が「１」のパターンとなり順次右へシフトしてい
くように制御する。

そして入力バツフアへは前記と同様な順で各パ
ターンが入力され、一方、画面メモリ６からは
180゜と同様（ｙ＋31）行目から順次アクセスし
て読出され、次に（ｙ＋31）行目から順次合成回
路３の出力を書込めばよい。

以上の様にして本発明ではマスクレジスタによ
る合成回路の制御により容易に90゜，270゜の回
転像を得るとが出来、ハードウエアの増加も少な
く、又通常の書込みの際も制御の変化が少なくて
済み実用上極めて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例回路構成図、第２図
は第１図に用いられる画面メモリの概略図、第３
図は第１図実施例の動作を説明するための図、第
４図は第１図実施例における合成回路の詳細図で
ある。 １：入力バツフア、２：マスクレジスタ、３：
合成回路、６：画面メモリ、７：制御部、８：読
出しバツフア。

Claims (1)

【特許請求の範囲】
1. １ マトリツクス状のドツトパターンを収容する
   メモリと、ドツトパターンの回転角度に応じて該
   メモリのＸアドレス及びＹアドレスを指定して、
   前記メモリをワード単位でアクセスする制御回路
   と、前記パターンがワード単位で入力されてな
   り、かつ前記ドツトパターンの回転角度に応じて
   ビツト単位にシフト可能な入力バツフアと、前記
   メモリからのワード単位のデータと前記入力バツ
   フアのワード単位のデータとが入力される合成回
   路と前記入力される両データの内、前記ドツトパ
   ターンの回転角度に応じて各ビツト対応にいずれ
   か一方のビツトデータを有効とするよう前記合成
   回路を制御するマスクレジスタとを具え、前記メ
   モリのドツトパターンをワード単位で読出し、か
   つ合成回路の出力をメモリに書込むことを特徴と
   するドツトパターン回転回路。