JPH03206780A - 画像信号演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像信号演算装置に関し、特にカメラの合焦
演算等の画像信号に高度な演算操作を加えるに適した画
像信号演算装置に関する。

〔従来の技術〕

従来、この種の演算装置は、アナログ信号処理技術を利
用したものとなっていた。例えば、カメラの合焦演算に
用いられた従来の画像信号演算装置として、第７図に示
されたもの（「日本工業技術センターセミナーテキスト
、Ｔ−１９３６Ｊ３８〜３９頁参照）がある． 第７図は、画像信号入力端子１７からの入力信号をフィ
ルタ１８〜２０を介して切換回路２１に入力し、この切
換回路２１の出力をアナログディジタル（以下ＡＤとい
う〉変換器２２でディジタル信号に変換し、演算装置９
により演算を行うものである。

この構成の装置における合焦動作は、合焦状態の良いほ
ど画像信号に含まれる高周波戒分が増すことを利用して
行われる。すなわち、演算装置９はある合焦状態におい
て切換え装置２１、ＡＤ変換器２２を介し適度に通過帯
域が割付けられた３つのフィルタ１８〜２０の出力レベ
ルをセンスすることにより、画像信号入力端子１９に加
えられる画像信号が周波数戒分を知り、次に合焦状態を
一方向にづらし、この新たな合焦状態における画像信号
が周波数戒分と前の状態の周波数成分とを比較すること
により合焦状態をより良くする制御方向を検出している
。なお、この図には示されないが、一般にスチルカメラ
，ビデオカメラ等における合焦状態の変更は、演算装置
９の制御によって光学装置をモータ等により駆動するこ
とにより行われる。

〔発明が解決しようとする課題〕

上述した従来の画像信号演算装置は、アナログ技術を利
用し構成されているため、一般のアナログ技術と同様に
、調整を必要とする、集積回路化が困難である、製造精
度が低．い等の欠点を有する。

例えば、第７図における３つのフィルタ１８〜２０は適
度に通過帯域が設定されることを要し、その設定精度，
フィルター次数も高次のものを要求される上、さらに任
意の合焦状態における画像信号の周波数成分をより良く
知るためには通過帯域がさらに細分化されたより多くの
フィルタを必要とする。

最近のディジタルフィルタ技術では、フィルタ精度は概
ね水晶等により発生する高精度のサンプリングクロック
信号の精度に依存するのみであり、またフィルタ次数は
４０〜８０次になるものも実現されており、さらにフィ
ルタ特性は一つの演算系に任意の係数を与えることによ
り自由に決定できると言う利便性を有している。

従来、このようなディジタル技術の利便性を活用しえな
かった理由としては、ディジタルフィルタ技術を提供す
る演算装置が、一般に半導体集積回路として提供され、
その最高演算速度が５０ｎｓ程度であるのに対し、画像
信号の帯域は５ＭＨｚ程度まで伸びているため充分な演
算回数を得ることが出来ないことがあげられる。

本発明の目的は、このような問題を解決し、合焦演算等
が画像のごく一部のみに対して行うことでも有効である
ことに着目し、゛画像信号を一旦記憶装置内に蓄え、逐
次これに演算処理を加えることによりディジタル信号処
理技術を適用しうるようにした画像信号演算装置を提供
することにある。

〔課題を解決するための手段〕

本発明の画像信号処理装置の構成は、水平同期信号，垂
直同期信号または入力される画像信号のサンプリングク
ロック信号をタイミング制御信号として入力しこれらの
タイミングからアドレス信号と一致する記憶期間を信号
として出力する切換信号発生器と、前記サンプリングク
ロックをクロックとして入力し第１のメモリ制御信号を
出力するメモリ制御信号発生器と、前記記憶期間に入力
画像信号を取込み記憶させる記憶装置と、前記記憶期間
以外の期間に入力画像信号に所定の演算処理を加えて出
力すると共に第２のメモリ制御信号を出力する演算処理
装置と、前記記憶期間借号よおび画像入力信号を入力し
前記記憶期間に前記記憶装置に供給し前記記憶期間以外
の期間に前記演算処理部に供給すると共にこの演算処理
装置からの出力を前記記憶装置に供給するように切換え
かつ前記第１および第２のメモリ制御信号を前記記憶装
置に供給する切換装置とを備えることを特徴とする。

本発明のｉｔにおいて、切換信号発生器が、タイミング
制御信号を計数する計数器と、この計数器の出力とアド
レス信号との一致を比較する比較器とからなることもで
き、また、アドレス信号が、記憶期間信号を入力した演
算処理装置により演算処理されたものであることもある
。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。本実施
例は、入力端子３〜５からの垂直同期信号，水平同期信
号およびアドレスが切換信号発生器６に接続され、この
切換え信号発生器６の出力が切換装置８の制御入力に接
続され、クロツク入力端子２からのクロックがメモリ制
御信号発生器７を介し、画像信号入力端子１，演算装置
９のメモリ制御出力端，データ入出力端が各々切換装置
８の第一のメモリ制御入力端，第一のデータ入出力端，
第二のメモリ制御入力端，第二のデータ入出力端にそれ
ぞれ接続され、この切換装置８のメモリ制御出力端並び
に第三のデータ入出力端が記憶装置１０のメモリ制御入
力端並びにデータ入出力端に接続されている。

また、切換信号発生器６は、第２図に示されるように、
比較器１１，計数器ｌ２からなり、垂直同期信号入力端
子３が計数器２のリセット入力端，水平同期信号入力端
子４がクロック入力端に各々接続され、比較器１１は、
計数器１２の出力とアドレス入力端子５とに接続され、
その出力が切換信号出力端子１３から取出される。

第３図は第２図の切換信号発生器６の動作を説明するタ
イミングチャートである。この図において、ＨＩ）は垂
直同期信号、Ｃ．は計数器１２の計数値、Ｄはアドレス
入力端子５に加えられるデータ、○は切換信号出力を示
し、ＩＨとは一水平走査期間である。

次に第１図の動作について説明する。

第１図において、記憶装置１０に対する入出力データ及
びメモリ制御信号は２箇所で生成される。その一方は画
像信号入力端子１及び夕ロック入力端子２からのクロッ
ク入力を基にメモリ制御信号発生器７により発生される
メモリ制御信号であり、画像信号を記憶装置１０の内に
取り込む時に用いられるものであり、また他方は演算装
置９により生成される入出力データ並びにメモリ制御信
号であり、演算装置９が記憶装置１０を操作しながらフ
ィルタ演算を遂行するために、用いられるものである。

また、これらの入出力データ，メモリ制御信号の選択は
切換装置８により行われ、切換装置８は切換信号発生器
６の制御のもとに記憶装置１０が画像信号を取り込むか
、演算装置９の演算処理に供されるかを決定している。

次に、切換信号発生装置６の動作について説明する。

切換信号発生装置６内の計数器１２は、垂直同期信号入
力端子３に加えられる垂直同期信号によりリセットされ
、また水平同期信号入力端子４に加えられる水平同期信
号（第３図ＨＤ）を計数する。従って、計数器１２の計
数値Ｃ１は、第３図のように水平同期信号ＨＤに同期し
、計数値を増すことになる。

一方、アドレス入力端子５にｎｌ　　（任意の正の整数
）が与えられていると（第３図Ｄ）、比較器１１は計数
器１２の計数値がｎ１と等しくなる一水平走査期間ＩＨ
の間、切換信号出力端子１３に出力を発生（第３図○）
する。すなわち、本実施例の記憶装置１０は、一水平走
査期間ＩＨの間は画像信号の取込みに供され、残る期間
は演算装置８の演算処理に供されることとなる。

日本における標準画像信号は、一垂直走査期間内に２６
２．５本の水平走査線を有するため、記憶装置１０が画
像信号の取込みに割当てられる期間と演算処理に割当て
られる時間の比は１　：　２６２．５であり、一般の演
算装置を演算装置８に用いてもフィルタ演算等に充分な
時間が得られる。

また、本実施例においては、一水平走査期間の画像信号
のみを演算の対象とすることになるが、合焦演算等にお
いては、合焦の基準は画面の中心付近のみであることか
ら充分な演算が可能であるといえる。

さらに、第２図の切換信号発生装置６において、水平同
期信号入力端子４に画像信号のサンプリングクロック信
号を、垂直同期信号入力端子３に水平同期信号を加えれ
ば、計数器１２が水平同期信号ＨＤ毎にリセットされ、
サンプリングクロック信号を計数することにより、到来
している画像信号の水平走査線の位置を示すことになる
。

このため比較器１１は常に水平走査線上の一定位置にパ
ルスを発生することにより、画面上の縦線状に画像信号
を取り込むことが可能となり、上述の水平走査線上（横
線状〉の画像信号の取り込みと独立に、又は併用し活用
することもできる。

さらに、第２図の切換信号発生器６を複数個用い、その
出力の論理演算出力をもって切換装置８の制御を行えば
、より高度な画像データ取り込みも可能となる。

第４図は本発明の第２の実施例を示すブロック図である
。本実施例は、その構成が概ね第７図と同じであるため
その相違点について説明する。本実施例においては、切
換信号発生器６にクロック入力端子２も接続され、かつ
アドレス入力端子として演算装置９の出力が入力され、
さらに切換信号発生器６の出力は演算装Ｗ９の割込信号
入力に接続されている。

また、本実施例に用いるに好適な切換信号発生器６の一
例を、第５図に示し、第６図はその動作を説明するため
のタイミングチャートを示す。

第５図の切換信号発生器６の構成のうち、垂直同期信号
入力端子３，水平同期信号入力端子４，計数器１２，比
較器１１．アドレス入力端子５ａは、第２図の切換信号
発生器６と同様である。

この他の構成として、ＡＮＤ回路１４．１６およびダウ
ンカウンタからなる計数器１５がある。

比較器１１の出力はＡＮＤ回路１４．１６の入力並びに
計数器１５のブリセット入力に接続され、クロック入力
端子２がＡＮＤ回路１４の入力に接続される。このＡＮ
Ｄ回路１４の出力は計数器１５のクロック入力に接続さ
れ、第二のアドレス入力端子５ｂが計数器１５のプリセ
ットデータ入力に接続され、この計数器１５のボロー出
力がＡＮＤ回路１６に接続され、このＡＮＤ回路１６の
出力が切換信号発生器６ａの出力として切換信号出力端
子１３に接続されている。

次に、第５図の切換信号発生器の動作を、第６図のタイ
ミング図により説明する。

第６図において、比較器１１の出力０１の発生までは第
２図と同様である。

比較器１１の出力０，は、計数器１５のプリセット信号
として用いられているため、アドレス入力端子５ｂに加
えられているアドレスデータがｎ２　（任意の正か整数
）とすれば、比較器ｌ１の出力０１が立上ると同時に計
数器１５にｎ２がセットされ、これと同時にＡＮＤ回路
１４よりクロック信号が供給されるようになり、その計
数値をｎ２　１，ｎ２−２と、ダウンカウントすること
となる。この計数値が負に達すると、ボロー信号０２を
発生するが、その間切換信号出力端子１３には切換信号
出力０３を発生することとなる。

この動作において、第５図の切換信号発生回路は、第１
のアドレス入力端子５ａに与えられた値に相当する水平
走査線の初めから第２のアドレス入力端子５ｂに与えら
れた個数の画像信号を記憶装置１０に取り込むよう制御
することが可能となり、第２図の切換信号発生器６より
厳密な制御を達成することとなる。

さらに、ＡＮＤ回路１４，計数器１５，第２のアドレス
入力端子５ｂに相当す．る楕成要素をさらに複数有する
ことにより、より高度な制御をなしうろことは容易に理
解される。

次に、第４図の動作を説明するが、第１図の実施例と異
る点についてのみ説明する。

まず、演算装置９の出力をもって切換信号発生器６のア
ドレス入力としたのは、演算装置９がその実行しようと
する演算内容に応じ自らが記憶装置１０に取り込む画像
信号を指定できるようにしたものである。また、切換信
号発生器６の出力を演算装Ｗ９の割り込み入力とした点
は、記憶装置１０が画像信号の取込みに供せられる期間
、演算装置９の演算処理遂行が困難となるため、これを
演算装置９に知らせようとしたものである。

〔発明の効果〕

以上説明したように本発明は、画像信号取込み用の記憶
装置を用いて、画像信号取込み、並びに演算装置の演算
遂行を切換え制御することにより、演算装置に与えられ
る演算時間を拡大し、従来困難であったカメラ等の合焦
演算にディジタル技術を活用できるようにしている。従
って、ディジタル技術における無調整，集積回路化が容
易，製造精度が高いといった利便性を利用でき、具体的
には合焦演算の４０〜８０次程度の高次フィルタが適用
でき、フィルタ特性の融通性の高い変更もできるという
効果をもたらす。

【図面の簡単な説明】

第１図は本発明の一実施例の楕戒を示すプロック図、第
２図は第工図の切換信号発生器６の一例のブロック図、
第３図は第２図の動作を説明するタイミングチャート、
第４図は本発明の第２の実施例のブロック図、第５図は
第４図の切換信号発生器の一例のブロック図、第６図は
第５図の動作を説明するタイミングチャート、第７図は
従来の画像信号演算装置の一例を示すブロック図である
。 １・・・画像信号入力端子（ディジタル）、２・・・ク
ロック入力端子、３・・・垂直同期信号入力端子、４・
・・水平同期信号入力端子、５．５ａ，５ｂ・・・アド
レス入力端子、６・・・切換信号発生器、７・・・メモ
リ制御信号発生器、８，２１・・・切換装置、９・・・
演算装置、１０・・・記憶装置、１ｌ・・・比較器、１
２・・・計数器、１３・・・切換え信号出力端子、１４
，ｌ６・・・ＡＮＤ回路、１５・・・計数器（ダウンカ
ウン１−）、１７・・・画像信号入力端子（アナログ）
、１８〜２０・・・フィルタ、２２・・・アナログディ
ジタル（ＡＮＤ）変換器、ＨＤ・・・水平同期信号、Ｃ
１，Ｃ２・・・計数器、Ｄ・・・アドレス値、０，○３
・・・切換信号出力、 Ｏ】 ○２ ・・・論理出力信号。

Claims (1)

1. 【特許請求の範囲】 １、水平同期信号、垂直同期信号または入力される画像
   信号のサンプリングクロック信号をタイミング制御信号
   として入力しこれらのタイミングからアドレス信号と一
   致する記憶期間を信号として出力する切換信号発生器と
   、前記サンプリングクロックをクロックとして入力し第
   １のメモリ制御信号を出力するメモリ制御信号発生器と
   、前記記憶期間に入力画像信号を取込み記憶させる記憶
   装置と、前記記憶期間以外の期間に入力画像信号に所定
   の演算処理を加えて出力すると共に第２のメモリ制御信
   号を出力する演算処理装置と、前記記憶期間信号よおび
   画像入力信号を入力し前記記憶期間に前記記憶装置に供
   給し前記記憶期間以外の期間に前記演算処理部に供給す
   ると共にこの演算処理装置からの出力を前記記憶装置に
   供給するように切換えかつ前記第１および第２のメモリ
   制御信号を前記記憶装置に供給する切換装置とを備える
   ことを特徴とする画像信号演算装置。 ２、切換信号発生器が、タイミング制御信号を計数する
   計数器と、この計数器の出力とアドレス信号との一致を
   比較する比較器とからなる請求項１記載の画像信号演算
   装置。 ３、アドレス信号が、記憶期間信号を入力した演算処理
   装置により演算処理されたものである請求項１記載の画
   像信号演算装置。