JPH03206630A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03206630A
JPH03206630A JP2002382A JP238290A JPH03206630A JP H03206630 A JPH03206630 A JP H03206630A JP 2002382 A JP2002382 A JP 2002382A JP 238290 A JP238290 A JP 238290A JP H03206630 A JPH03206630 A JP H03206630A
Authority
JP
Japan
Prior art keywords
conductor layer
semiconductor chip
fpc
wire bonding
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002382A
Other languages
English (en)
Other versions
JP2766361B2 (ja
Inventor
Katsuya Fukase
克哉 深瀬
Masato Tanaka
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002382A priority Critical patent/JP2766361B2/ja
Publication of JPH03206630A publication Critical patent/JPH03206630A/ja
Application granted granted Critical
Publication of JP2766361B2 publication Critical patent/JP2766361B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＦＰＣ　（Ｆｌｅｘｉｂｌｃ　Ｐｒｉｎｔｅ
ｄ　Ｃｉｒｃｕｉｔ）等の中間接続体を介して半導体チ
ップとリードフレ一ムとを接続して或る半導体装置に関
する。
（従来技術） 半導体装置の多ピン化にともない半導体チップを搭載す
るリードフレームはますます高密度化しているが、プレ
ス抜き加工あるいはエッチング加工によって形成される
リードのリード間間隔はリードフレーム材の板厚程度の
間隔にまで狭めるのがｆＡ造上の限界である。使用でき
るリードフレーム材の板厚はふつう０．　１２７ｍｍ程
度が限度であり、したがってリード間間隔も０．１ｍｍ
程度が限界であるが、近年、さらに高密度化するため半
導体チップとリードフレームとの中間にＦＰＣなどの中
間接続体を介在させて、多ピン化を図ることがなされる
ようになってきた。
第６図は半導体チップ１０とインナーリードｌ２との中
間に中間接続体を介在して形成した半導体装置の例であ
る。中間接続体を介在させるとインナーリード１２の先
端位置を後退させることができるから、インナーリード
１２の配設スペースに余裕ができ、これによってインナ
ーリード１２の本数を増大させることができる． 第６図（ａ）はベースフィルム１４に半導体チップ１０
を接合し、ベースフィルム１４上の配線パターンｌ６と
半導体チップ１０がワイヤボンディングされ、配線パタ
ーン１６が導電性接着剤１８によってインナーリード１
２に接合された例である。
第６図（ｂ）は、リードフレームのダイバッド２０上に
半導体チップ１０が接合され、ダイパッド２０上に接合
された配線パターン１６を介して半導体チップ１０とイ
ンナーリードｌ２とがワイヤボンディングによって接続
された例である．第６図（ｃ）は、ダイパッド２０に半
導体チップ１０が接合され、ＦＰＣを介して半導体チッ
プ１０とインナーリード１２とが接続された例である。
この例では半導体チップ１０と配線パターンｌ６との間
をワイヤボンディングによって接続しているが、ＴＡ［
３用テープを用いて半導体チップと配線パターンを一括
ボンディングする方法もよく用いられる． （発明が解決しようとする課題） 上記のように、半導体チップとインナーリードとの中間
にＦＰＣなどの中間接続体を介在させる方法として従来
種々の方法がなされているが、最近この中間接続体に各
種の機能をもたせて半導体装置の電気的特性を向上させ
る試みがなされている。
たとえば、信号伝播の高速化に対応してインピーダンス
マッチングをとること、電源ラインのノイズを信号ライ
ンから除去することなどである。
第６図（ｃ）は半導体チップ１０を搭載した背面電位を
グランド電位にすることによって電気的特性を向上させ
た従来例であるが、この場合ダイバッド２０をグランド
電位にするためベースフィルムｌ４に透孔を設け、スル
ーホールめっき２２を施して配線パターンｌ６とダイパ
ッド２０とを電気的に導通させている。しかしながら、
このスルーホールめっき２２はベースフィルムにめっき
を盛るために製造工程が複雑になるという問題点がある
。したがって、より容易に製造でき、半導体チップおよ
びリードフレームとの接続も簡単で取り扱いやすい中間
接続体が求められている。
本発明は上記問題点に鑑みてなされたものであり、その
目的とするところは，半導体チップとリードフレームと
を接続する中間接続体としてベースフィルムの両面に導
体層が設けられたＦＰＣが用いられ、半導体チップとリ
ードフレームとの接続が容易になされるとともに、電気
的特性にも優れた半導体装置を提偶するにある． （課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえる． すなわち，半導体チップがＦＰＣ等の中間接続体を介し
てリードフレームに接続され、樹脂封止されてなる半導
体装置において，前記中間接続体が電気的絶縁性を有す
るベースフィルムを介在させて複数の導体層が積層して
形成されると共に、下層の導体層に、ベースフィルムに
被覆されない露出部が形成され、中間接続体の各導体層
がワイヤボンディングによって半導体チップに接続され
たことを特徴とする．また、前記導体層が電源ラインあ
るいはグランドライン等の共通導体層とじて用いられた
ことを特徴とする． （作用） ＦＰＣの配線パターンはリードフレームと接続されて電
気的導通がとられるとともに半導体チップと配線パター
ンとがワイヤボンディングによって接続される。中間接
続体の導体層はリードフレームとワイヤボンディング等
によって接続され、半導体チップと中間接続体の導体層
とを接続する場合は中間接続体のベースフィルムに被覆
されない露出部と半導体チップとをワイヤボンディング
して接続する。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第１図は本発明に係る半導体装置に用いる中間接続体と
してのＦＰＣの一実旅例を示す部分斜視図であり、第２
図はこのＦＰＣを用いた半導体装置の実施例である。
上記ＦＰＣ３０はポリイミド等の電気的絶縁性を有する
ベースフィルム３２の上下面に導体層を設けたもので、
上屑の導体層はＩ”ＰＣ　３　０と接続するリードフレ
ームのインナーリードの配置に合わせた配線パターン３
４として形成され、下面の導体層は電源ラインあるいは
グランドラインとして共通に用いる共通導体層３６とし
て形威される。
実施例のＦＩＩＣ　３　０は矩形の枠体状に形成された
もので、矩形枠の内側に半導体チップが配置されて半導
体チップと配線パターン３４とがワイヤボンディングさ
れるが、下層の共通導体層３６と電気的な導通をとるた
めベースフィルム３２に部分的に切欠３８あるいは透孔
４０を設けてこれらベースフイルムの除去部分で共通導
体層３６が外部に露出する露出部を形成している。
第２図（ａ）ではダイパッド４２上に半導体チップ４４
を接合するとともに、導電性接着剤４６を用いてダイバ
ッド４２上に上記Ｆｌ）Ｃ　３　０を接合している。半
導体チップ４４と配線パターン３４とはワイヤボンディ
ングによって接続し、共通導体層３６は切欠３８あるい
は透孔４０部分でワイヤボンディングによって接続する
。井通導体Ｗｊ３６をグランド電位とする場合はインナ
ーリード１２のグランドラインと共通導体層３６とを接
続すればよい．半導体チップ４４は複数個所でグランド
ラインとボンディングするから，半導体チツプ４４のグ
ランドライン位置に対応させてベースフイルム３２に切
欠３８あるいは透孔４０を設けてこの切欠３８あるいは
透孔４０位置で共通導体層３６とワイヤボンディングす
ることにより容易にグランドラインと接続することがで
きる．ダイバツド４２は共通導体層３６と電気的に接続
しているからダイバッド４２も同時にグランド電位とな
る。
ダイバッド４２はこの場合放熱板を兼ねることができる
。
第２図（ｂ）はダイバッド４２と特定のインナーリード
１２とが接続されている例である．以上の第２図に示す
実施例ではインナーリードｌ２と配線パターン３４とを
直接接続しているが、ワイヤボンディングによってイン
ナーリード１２と配線パターン３４との間を接続しても
よい。
第３図は上記ＦＰＣ　３　０を川いた他の実施例を示す
．この実施例では井通導体層３６が半導体チップ４４の
支持体を兼用している。インナーリード１２との間は上
記例と同様に透孔４０部分等でワイヤボンディングによ
って接続する．この実施例では半導体チップ４４が共通
導体層３６上に接合されているから半導体チップ４４の
任意の位置で共通導体層３６と接続できるという利点が
ある。
第４図はＦＩ’Ｃ３０のさらに他の実施例を示す。
この例ではリードフレー２１のダイパッド４２上に半導
体チップ４４を接合すると井に，絶縁性接着剤４８を用
いてダイパッド４２上にＦＰＣ３０を接合している。こ
の実施例は共通導体ＦＪ３６を井通の電源ラインとして
用いた例で、インナーリード１２の電源ラインと共通導
体層３６とを接続し、半導体チップ４４と共通導体層３
６とをワイヤボンディングすることによって電源ライン
と容易に接続することができる。
以上のように、上記ＦＰＣ３０を用いた場合は半導体チ
ップ４４と配線パターン３４とをワイヤボンディングす
る際に同時にベースフィルム３２の下層にある共通導体
屑３６ともワイヤボンディングでき、井通導体層３６と
確実な接続をとることができる。そして、井通導体層３
６は上記のようにグランド層あるいは電源層として共通
に利用することができるから、配線パターン３４のうち
で電源ラインおよびグランドラインとして配分されてい
る本数分が不要になり、これによって信号ラインの本数
を増加させることが可能となる．なお、切欠３８あるい
は透孔４０を設けることニヨって部分的に配線パターン
３４のパターン間隔が広くなるが、第１図に示す透孔４
０のように配線パターン３４の間隔が比較的ひろくとれ
る外縁側に配置することにより高密度化を図ることがで
きる． 上記ＦＰＣ３０を製造する場合は、ベースフィルム３２
の両面にスパッタリング等により銅の薄膜を形成し、配
線パターン３４部分は所定形状に銅薄１漠上にめっきを
施すことにより形戒する．切欠３８および透孔４０はベ
ースフィルム３２を化学エッチングすることによって任
意位置に容易に形成することができる。
このようにして得られたＦＰＣ３０を用いれば，ベース
フィルム３２と配線パターン３４、共通導体層３６とを
特殊な接着剤を用いて接合する必要がなくなり、共通導
体層３６とダイパッド４２との接合だけでよく、十分な
接合強度が得られる。
また、接着剤層をワイヤボンディング面側から２層なく
すことができるため、ワイヤボンディング時の超音波の
吸収等、接着剤に起因する不具合を低減できる。また、
配線パターン３４と接着剤が接することがないため、マ
イグレーションの発生という問題点を解？ｌ’ｌできる
。
上記実施例は半導体チップ４４を中間接続体としてのＦ
ＰＣ３０の矩形枠内に配置してワイヤボンディングする
例であるが、上記ＦＰＣをＣＯＬ　（Ｃｈ　ｉｐＯｎ　
Ｌｅａｄ）あるいはＬＯＧ（Ｌｅａｄ　Ｏｎ　Ｃｈｉｐ
）方式で用いることも可能である。
第５図はＣＯＬ形式での半導体装置の実施例を示す．　
ＣＯＩ、形式は配線パターン３４の上面に絶縁シート５
０を張設し、この絶縁シー１−５０上に半導体チップ４
４を搭載するもので、配線パターン３４の形成面に重ね
て半導体チップ４４を載置することによって大形の半導
体チップ４４を搭載可能にするものである。図示した実
施例では、ＦＰＣ　３０に所定の配線パターン３４を形
成し、上記例と同様にベースフィルム３２に切欠３８、
透孔４０を設けて下層の共通導体層３６とワイヤボンデ
ィングできるように形成している。これによって，半導
体チップ４４と井通導体層３６とを容易に接続すること
ができる。
なお、共通導体層３６の下層にポリイミド等の電気的絶
縁層を介してさらに別の共通導体層を設けることもでき
る。これにより導体層は全部で３層となり、最下層の上
側にある八通導体屑３６とベースフィルム３２を貢通さ
せて透孔あるいは切欠を設けることによって上記例と同
様にワイヤボンディングによって接続をとることができ
る。これトこより、たとえば上層の共通導体層３６を電
源ライン、最下層の共通導体層をグランドラインのよう
に共通導体居に別々の機能を持たせることができる。
このように、電源ラインおよびグランドラインを共通化
した場合は配線パターンおよびこれに接続されるインナ
ーリードでのリード本数を節約することができ高密度化
を図ることができるとともに，電源ラインを信号ライン
から離すことによって電源ラインからのノイズの影響を
抑えられる等の電気的特定を有効に向上させることがで
きるという利点を有する。もちろん、ＦＰＣに設ける導
体層の層数はとくに限定されるものではなくさらに多層
に設けることも可能である。
なお、上述したようにベースフイルム３２を部分的に除
去して共通導体層３６を外部に露出させワイヤボンディ
ングによって接続できるようにする方法の他に、第１図
に示すように下層の共通導体層３６の側方に突起３９を
設けて、この突起３９部分をワイヤボンデイング部とす
ることも可能である． 以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
神々のタイプの半導体装置に同様に適用できるものであ
って、発１リ］の精神を逸脱しない範囲内で多くの改変
を施し得るのはもちろんのことである。
（発明の効果） 上述したように、本発明に係る半導体装置によれば、Ｆ
ＰＣ等の中間接続体が多層構造に形成されたことによっ
て電気的特性を向上させる等の柿々の機能を付加するこ
とができ、また中間接続体とワイヤボンデイングによっ
て接続されることから確実な電気的接続をとることがで
き、また中間接続体の製造も容易にかつ確実にできる等
の著効を奏する。
【図面の簡単な説明】
第１図は本発明に係る半導体装置に用いる中間接続体の
一実施例を示す部分斜視図，第２図、第３図、第４図は
本発明に係る半導体装置の各実施例を示す断面図、第５
図はＣＯＬ形式の半導体装置の実施例を示す断面図、第
６図は中間接続体を用いた半導体装匝の従来例の断面図
である。 １０、４４・・・半導体チップ、　　１２・・・インナ
ーリード、　　１４、３２・・・ベースフィルム、　　
ｌ６、３４・・・配線パターン、　　２０・・・ダイパ
ッド、　　３０・・・ＦＰＣ、　　３６・・・共通導体
層、　３８・・・切欠、　３９・・・突起＋　　４０・
・・透孔、　４２・・・ダイパッド、　４６・・・導電
性接着剤、　４７・・・封止樹脂、４８・・・絶縁性接
着剤、　５ｏ・・・絶縁シー１−。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップがＦＰＣ等の中間接続体を介してリー
    ドフレームに接続され、樹脂封止されてなる半導体装置
    において、 前記中間接続体が電気的絶縁性を有するベ ースフィルムを介在させて複数の導体層が積層して形成
    されると共に、下層の導体層に、ベースフィルムに被覆
    されない露出部が形成され、中間接続体の各導体層がワ
    イヤボンディングによって半導体チップに接続されたこ
    とを特徴とする半導体装置。 ２、導体層が電源ラインあるいはグランドライン等の共
    通導体層として用いられたことを特徴とする請求項１記
    載の半導体装置。
JP2002382A 1990-01-08 1990-01-08 半導体装置 Expired - Lifetime JP2766361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002382A JP2766361B2 (ja) 1990-01-08 1990-01-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002382A JP2766361B2 (ja) 1990-01-08 1990-01-08 半導体装置

Publications (2)

Publication Number Publication Date
JPH03206630A true JPH03206630A (ja) 1991-09-10
JP2766361B2 JP2766361B2 (ja) 1998-06-18

Family

ID=11527684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002382A Expired - Lifetime JP2766361B2 (ja) 1990-01-08 1990-01-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2766361B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013071353A (ja) * 2011-09-28 2013-04-22 Toshiba Hokuto Electronics Corp サーマルプリントヘッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013071353A (ja) * 2011-09-28 2013-04-22 Toshiba Hokuto Electronics Corp サーマルプリントヘッド

Also Published As

Publication number Publication date
JP2766361B2 (ja) 1998-06-18

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5854511A (en) Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
US5841191A (en) Ball grid array package employing raised metal contact rings
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH0697225A (ja) 半導体装置
KR100647090B1 (ko) 다수의 반도체 칩을 포함하는 반도체 소자
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
JP3031323B2 (ja) 半導体装置とその製造方法
JP3884179B2 (ja) 半導体装置及びその製造方法
JPH03206630A (ja) 半導体装置
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JPH10125721A (ja) 半導体装置
JP2000133745A (ja) 半導体装置
JP2784525B2 (ja) 電子部品搭載用基板
JP2784209B2 (ja) 半導体装置
JP2763234B2 (ja) 半導体装置
JPH05218228A (ja) 電子部品搭載用基板
JPH0425144A (ja) ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法
JP2847319B2 (ja) 電子部品搭載用多層ボンディング基板
JP3645701B2 (ja) 半導体装置
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JPH05226513A (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法
JP2883065B2 (ja) 半導体装置
JPH08330361A (ja) 集積回路装置の実装方法