JPH03205913A - スイッチングマトリクス用交点装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はスイッチングマトリクス、より詳細には例えば
ディジタルテレビジョンチャネルのスイッチングに使用
される毎秒１００メガビットより高い周波数で動作する
広帯域ディジタルスイッチングマトリクスに関する。

（従来の技術） スイッチングマトリクスはｎ個の入力チャネルとｍ個の
出力チャネルを有し、ｍ個のどの出力チャネルに対して
もｎ個のどの入力チャネル（またはその相補）を独立し
て接続できるようにする回路である。各入力チャネルは
選ばれた数の出力に接続できる。しかし、１つの出力チ
ャネルのみが１つの入力チャネルに接続できる。

この種のスイッチングマトリクスを実現するため、次の
目標を得ることが試みられている。

（１）高い動作周波数または少ない電波時間（非同期系
または同期系）、 （２）少ない電流消費、 （３）少ない漏話率、 （４）シリコンウエーハに集積されたときは回路の小形
化。

従来の技術では、上述の非常に高い動作周波数を得るた
め、この種の高い周波数を得ることができる、例えばＥ
ＣＬ型のバイボーラ技術がまず期待されていた。しかし
この種の技術では回路の表面は電流消費と同じく重要で
あり、避けることができない。

このように、この種の回路を実現するためＣＭＯＳ技術
、すなわちＮチャネルとｐチャネルＭＯＳトランジスタ
からなる技術を用いた種々の装置が発明されており、消
費電流と回路の表面を減少させる技術が従来から知られ
ている。しかし、ＣＭＯＳトランジスタを用いて交点を
実現することには、一方では高速性が不足する欠点があ
り、他方では制御電圧が一般にはＥＣＬ技術を使用した
高周波信号を処理する隣接の回路と等しくならない欠点
がある。

ＭＯＳトランジスタの制御では、一般に高レベルと低レ
ベルの差が数ボルト必要であるが、ＥＣＬ技術の制御レ
ベルの変化は数１００ミリボルトである。このように、
同一性の問題を解決するためには、ＥＣＬ制御レベルを
ＣＭＯＳ制御レベルに、またＣＭＯＳ制御レベルをＥＣ
Ｌ制御レベルに変換する回路を得ることが必要であるが
、その回路には一方では重要な表面が必要であり、それ
ゆえＣＭＯＳ技術から期待される利点の一部がなくなる
欠点があり、他方では信号に重要な電波時間が加わる欠
点があり、そうした回路は同期モードで信号を伝播する
場合特に劣化する。

更に、ＭＯＳトランジスタの人力コンデンサを充電する
必要があるので、重要な差を有するＭＯＳトランジスタ
論理レベルの制御を行なうことにより、避けることがで
きない程長いスイッチング時間が生じ、充電時間（ｄｔ
）はＭＯＳトランジスタのゲートにより生ずる容量を充
電するため、高レベルと低レベルの間の電位差（ｄＶ）
に直接比例する（ｄＴ＝ｃｄｖ／ｉ）。

ＭＯＳトランジスタの交点の典型的な実施例は、ＩＥＥ
Ｅジャーナル　オブ　ソリッド　ステートサーキット（
ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ　Ｓｔａ
ｔｅＣｉｒｃｕｉｔｓ）の１９８８年４月，２４巻，Ｎ
ｏ．２にヒュンＪ．シン（Ｈｙｕｎ　Ｊ，　Ｓｈｉｎ）
とデビット　Ａ．ホッジエス（Ｄａｖｉｄ　Ａ．　Ｈｏ
ｄｇｅｓ　）が発表した題名が２５０メガビット／秒　
ＣＭＯ　Ｓ　　クロスポイント　スイッチ（Ａ　２５０
　Ｍｂｉｔｓ／ｓ　ＣＭＯＳ　ＣｒｏｓｓｐｏｉｎｔＳ
ｗｉｔｃｈ）　”の論文に述べられている。この論文の
中でＭＯＳトランジスタを使用することによるいくつか
の問題点が、制御信号の出力のばらつきに関して解決さ
れている。この論文の４８２頁の第７図に示されている
特別な出力増幅器を使用することにより、出力電圧のば
らつきは制御されＥＣＬ技術と同じになる。しかし、Ｍ
ＯＳトランジスタの入力制御に関する問題点は解決され
ておらず、この論文の第８図に示すように、各マトリク
スラインにはＥＣＬ論理信号をＣＭＯＳ論理信号に変換
する入力緩衝器が使われている。

（発明の目的） 本発明の目的はＥＣＬ／ＣＭＯＳの同一性と動作速度の
上記問題点を完全に解決するスイッチングマトリクス用
交点を与えることである。

（発明の要約） この目的とその他のことを達成するため、本発明により
Ｎ個の入力ライン（行）とｍ個の出力ライン（列）を有
するスイッチングマトリクス用交点が与えられ、各ライ
ンには異なった組み合わせの導体があり、この交点はｐ
チャネルとＮチャネルのエンハンスメント（ｅｎｈａｎ
ｃｅｍｅｎｔ）型ＭＯＳ｝−ランジスタにより構成され
ている。この交点で、（１）各入力ラインの導体は１番
目の差動増幅器の入力に接続されており、増幅器の脚の
それぞれは電流ミラー（ｍｉｒｒｏｒ）回路を通して、
交点の選択入力により動作する１番目の電流源に結合さ
れており、 （２）差動増幅器の出力は２番目の共通電流源により同
じ列のすべての交点に与えらえたことなる組合わせのＭ
ＯＳトランジスタに接続されており、 （３）異なる組合わせの出力は出力の列の導体の組合わ
せに接続されており、この列の先端は抵抗を通して高電
圧源に接続されている。

本発明の実施態様によれば、メモリポイントが選択され
ないときは、差動増幅器出力に電圧設定装置が与えられ
ている。

本発明の実施態様によれば、差動増幅器には１番目のｐ
チャネルトランジスタと１番目のＮチャネルトランジス
タ、２番目のｐチャネルトランジスタと２番目のＮチャ
ネルトランジスタからなる並列な２つの脚があり、ｐチ
ャネルトランジスタのドレーンは高電圧供給源に接続さ
れており、１番目と２番目のＮチャネルトランジスタの
ソースは３番目のＮチャネルＭＯＳトランジスタを通し
て低電圧供給源の端子に接続されており、前記電流源に
は高電圧供給源と定電圧供給源の間に３番目のｐチャネ
ルトランジスタからなる直列回路があり、３番目のトラ
ンジスタのドレーンはゲートに接続されており、４番目
のＮチャネルトランジスタのゲートは交点の選択信号を
受け、５番目のＮチャネルトランジスタのドレーンはそ
のゲートに接続されており、電流ミラー回路は１番目、
２番目、３番目のｐチャネルトランジスタのゲートへの
接続と３番目、５番目のＮチャネルトランジスタのゲー
トへの接続により構成され、１番目、２番目のＮチャネ
ルトランジスタのゲートはそれぞれ各入力チャネルの胴
体に接続されており、これらのトランジスタのドレーン
はそれぞれ異なる組の制御ゲートに接続されている。

本発明の実施態様によれば、電圧設定装置には３番目の
Ｎチャネルトランジスタと並列に接続され逆極性の選択
信号を受ける６番目のＮチャネルトランジスタがある。

本発明の実施態様によれば、各列には各抵抗と直列にバ
イポーラトランジスタがあり、そのトランジスタのコレ
クタは抵抗に接続されており、エミッタは列に接続され
、ベースは高電圧供給源に接続されており、列は３番目
の電流源に接続されている。

（実施例） 以下図面に基づいて本発明をさらに詳しく説明する。

第１図に示すように、スイッチングマトリクスは入力ラ
イン■ｌ・・・Ｉｉ・・・Ｉｎと選択する出力ラインＯ
ｌ・・・Ｏｊ・・・Ｏｍの間を接続するように設計され
ており、前記接続は各行と各列の交点に配置されたスイ
ッチを制御する選択信号Ｓｉｊにより行なわれる（選択
信号は一般にメモリによって発生する）。１つの行（１
つの行が与えられるといくつかの列が接続できる）に１
つの列が接続される特別な場合を検討する。

ＣＭＯＳ技術により実現される交点の従来の実施態様を
第２図に示してあり、例えば前述の論文で述べた交点の
一部分に該当している。第２図には行の一部Ｉｉと列の
一部Ｏｊを示してある。高電圧源■．，６と低電圧源Ｖ
．の間には、４つのエンハンスメント型ＭＯＳトランジ
スタ、すなわち２つのｐチャネルＭＯＳトランジスタ１
１．　１２と２つのＮチャネルトランジスタ１３．　１
４が直列に接続されている。ＭＯＳトランジスタ１１．
　１４のゲートは行Ｉｉに接続されている。Ｎチャネル
ＭＯＳトランジスタｌ３のゲートは選択信号Ｓｉｊに接
続されており、ｐチャネルＭＯＳトランジスタ１２のゲ
ートは選択信号Ｓｉｊの相補信号Ｓｉｊ”に接続されて
いる。このようにＳｉｊが低レベルならばトランジスタ
１２．　１３は阻止され接続点は禁止される。Ｓｉｊが
１に設定されると、トランジスタ１２．　１３は導通と
なりＩｉの相補信号（Ｉｉが低レベルならばＶ。であり
、Ｉｉが高レベルならばＶ。）がラインＯｊに現われる
。

この種の回路の欠点については前述したとおりである。

上述の文献によりこの回路に取り入れられる改善は、ラ
インＯｊの後に増幅器を接続し、前記ラインに信号の振
幅制限回路を接続することによっていることに注目すべ
きであろう。

第３図には本発明による回路の実施態様を図示している
。入力チャネルＩｉは２つの異なった導体Ｉｉ１，　Ｉ
ｉ２の形で構成され、出力チャネルは１組の異なった導
体Ｏｊ１，　Ｏｊ２により構成されている。

列、すなわち導体Ｏｊ１，　Ｏｊ２は抵抗Ｒを通して高
電圧源Ｖｄ１１に接続されている。このように、電流工
が導体ＯｊｌとＯｊ２の一方から取り出されるならば、
この導体の電圧はＶ．ａ−ＲＩに低下するが、他の導体
は電圧ｖ．，６となっている。Ｒと■の値を適当に選ぶ
ならば、これらのラインをＥＣＬと同じレベルにするこ
とができるであろう。

交点にはＮチャネルＭＯＳトランジスタの異なった組み
合わせＭ１，　Ｍ２により構成された出力段がある。こ
れらのトランジスタのドレーンは各列Ｏｊ１，　Ｏｊ２
に接続されており、これらのトランジスタのソースは電
流源工を通して低電圧供給源Ｌｇに接続さえる他の列に
連結されている。このように、トランジスタＭｌかＭ２
のいずれかの導通により、ラインＯｊｌまたはＯｊ２の
いずれかの論理レベルが低くなるであろう。電流源■は
抵抗Ｒと同じように、同じ列のすべての交点に対して共
通であることに注意すべきであろう。

出力段のトランジスタＭ１，Ｍ２のゲートはＮチャネル
ＭＯＳトランジスタＭ３，　Ｍ４からなる異なった段階
に置かれ、トランジスタＭ３，　Ｍ４のソースは互いに
接続され、ゲートは入力チャネルＩｉの導体Ｉｉ１，　
Ｉｉ２にそれぞれ接続されている。トランジスタＭ３，
　Ｍ４のドレーンはｐチャネルＭＯＳトランジスタＭ５
，　Ｍ６を通して高電圧源ｖｄｄに接続されており、ト
ランジスタＭ３，　Ｍ４の共通ソースはＮチャネルＭＯ
ＳトランジスタＭ８と並列に配置されたＮチャネルＭＯ
ＳトランジスタＭ７を通して低電圧供給源Ｖ．．に接続
されており、トランジスタＭ８のゲートはこの交点の選
択信号の相補信号Ｓｉｊ”を受けている。

この交点には、低電圧供給源Ｌｓと高電圧供給源ｖｄ，
，の間に、更にＮチャネルＭＯＳトランジスタＭ９，　
ＮチャネルＭＯＳ｝−ランジスタＭ１０　，　ｐチャネ
ルＭＯＳトランジスタＭ１１もある。トランジスタＭ９
のゲートはそのトランジスタのドレーンに接続されてお
り、トランジスタＭ１１のゲートもそのトランジスタの
ドレーンに接続されている。トランジスタＭ１０のゲー
トは選択信号Ｓｉｊを受けている。このように、交点ｉ
ｊが選択されると、すなわち信号Ｓｉｊが１であるなら
ば、トランジスタＭ９，　Ｍ１０，　Ｍ１１は全体とし
て定電流源となり、Ｎチャネルとｐチャネルの製造工程
で生ずる特性のばらつきに事実上無関係になる。

トランジスタＭ５，　Ｍ６にはトランジスタＭ１１のゲ
ートに接続されたゲートがあり、トランジスタＭ７には
トランジスタＭ９のゲートに接続されたゲートがある。

このように、トランジスタＭ５，　Ｍ６はトランジスタ
Ｍ１１に対し電流ミラーを構成し、同様にトランジスタ
Ｍ７はトランジスタＭ９に対し電流ミラーを構成する。

この交点は次のように動作する。

信号Ｓｉｊのレベルが高いと、すなわち交点が選択され
ると、トランジスタＭ１０は導通しトランジスタＭ８は
阻止される。トランジスタＭ３またはＭ４が導通ならば
一番高いレベルにある導体Ｉｉ１またはＩｉ２が決まり
、それ故電流源Ｍ９−Ｍｌ　Ｏ−Ｍｌ　１により決まる
電流と同じ電流が脚ＭＳ−Ｍ３−Ｍ７を通し、または脚
Ｍ６−Ｍ４−Ｍ７を通して流れ、他の脚を流れる電流は
阻止される。その結果、出力段のトランジスタＭ１？た
はＭ２が導通となり、それ故列出力の導体Ｏｊｌまたは
Ｏｊ２の状態が変わる。選択信号がなければ、他の信号
に約数１００ミリボルトだけのレベル差があると、それ
らのすべての信号により交点が動作し、この電圧はＥＣ
Ｌ回路が動作するのに必要なレベルに等しくなる。

しかし、信号Ｓｉｊが交点を動作させない低いレベルな
らば、電源供給源Ｍ９−Ｍ１０−Ｍ１１を通して電流は
流れず、トランジスタＭ５，Ｍ６，Ｍ７は阻止されトラ
ンジスタＭ８が導通となり、トランジスタＭ３，　Ｍ４
は実質的に導通のままなのでドレーンと同じくトランジ
スタＭ３，　Ｍ４のソースは定電圧（Ｖ．■）に設定さ
れる。その結果、トランジスタＭ１，　Ｍ２は阻止され
電流源■だけ出力導体ＯｊｌとＯｊ２から電流を取り出
せない。

本発明の利点の１つは、入力信号の負荷がスイッチの状
態（選択または非選択）に関係ないということに注意す
べきであろう。それ故、出力チャネルの上で選択を変え
ることにより、他のチャネルは悪くならない。それ故、
信号の伝播時間はほぼ一定であり電流の変動に関係する
漏話現象が避けられる。

もちろん、本発明には高度な技術を生ずる変形が生じや
すい。

第４図は、出力列ＯｊにＮＰＮ型バイポーラトランジス
タＱを加えた典型的な変形を図示しており、そのトラン
ジスタのコレクタは抵抗Ｒに接続され、エミッタはそれ
ぞれ列Ｏｊ１，　Ｏｊ２に接続されている。これらのエ
ミッタは電流源ｉにも接続されている。これによりトラ
ンジスタＭ１，　Ｍ２のドレーンを一定電圧に保つこと
ができる。この場合、列の出力はトランジスタＱのコレ
クタに生ずる。

トランジスタＭ１，　Ｍ２のドレーンでは、更にそれら
のソースでも電圧が一定であるということにより、ライ
ンＯｊ１，　Ｏｊ２のキャバシタンスは事実上回路の動
作速度に影響しない。

【図面の簡単な説明】

第１図はスイッチングマトリクスを示す一般的な概略図
であり、 第２図は従来の技術によるＣＭＯＳの交点の基本素子を
示しており、 第３図は本発明による交点を示しており、第４図は本発
明の変形を図示している。 １１．　１２・・・ｐチャネルＭＯＳトランジスタ、１
３．　１４・・・ＮチャネルＭＯＳトランジスタ、■，
ｉ・・・電流源、 Ｉｉ，　Ｉｉ＋１，　Ｉｎ，　Ｉｉ１，　Ｉｉ２・−・
入力ライン、Ｍ１，Ｍ２，Ｍ３，Ｍ４・・・Ｎチャネル
ＭＯＳトランジスタ、Ｍ５，　Ｍ６・・・ｐチャネルＭ
ＯＳトランジスタ、Ｍ７，Ｍ８，Ｍ９，Ｍ１０・・・Ｎ
チャネルＭＯＳトランジスタ、Ｍ１１・・・ｐチャネル
ＭＯＳトランジスタ、Ｏｊ，　Ｏｊ＋１，　Ｏｍ，　Ｏ
ｊ１，　Ｏｊ２＝−出力ライン、Ｑ・・・ＮＰＮ型バイ
ポーラトランジスタ、Ｒ・・・抵抗、　　　　　　　Ｓ
ｉｊ・・・選択信号、Ｓｉｊ”・・・相補信号、　　　
　Ｖｄｄ’・・高電圧供給源、Ｖよー・・・低電圧供給
源、 Ｆｉｇｕｒｅ １ Ｆｉｇｕｒｅ ２

Claims (1)

1. 【特許請求の範囲】 （１）ｎ個の入力ライン（行）とｍ個の出力ライン（列
   ）を有し、各ラインには異なった組み合わせの導体があ
   り、交点がエンハンスメント型ｐチャネルとＮチャネル
   のＭＯＳトランジスタにより構成されており、 （１）各入力ラインの導体（Ｉｉ１とＩｉ２）が１番目
   の差動増幅器（Ｍ３，Ｍ４）の入力に接続されており、
   その増幅器のそれぞれの脚が交点の選択入力（Ｓｉｊ）
   により動作する１番目の電流源（Ｍ９，Ｍ１０，Ｍ１１
   ）に電流ミラー回路を通して結合されており、 （２）１番目の差動増幅器の出力が２番目の共通電流源
   （Ｉ）により同じ列のすべての交点に与えられた異なる
   組合わせのＭＯＳトランジスタ（Ｍ１，Ｍ２）に接続さ
   れており、 （３）異なる組合わせの出力が出力の列の組合わせの導
   体（Ｏｊ１，Ｏｊ２）に接続されており、この列の先端
   が抵抗（Ｒ）を通して高電圧源（Ｖ＿ｄ＿ｄ）に接続さ
   れている、 スイッチング用交点装置。 （２）メモリポイントが選択されないときは、差動増幅
   期の出力に対し更に電圧設定装置（Ｍ８，Ｓｉｊ）があ
   る請求項１記載の交点装置。 （３）前記差動増幅器がそれぞれ１番目のｐチャネルト
   ランジスタ（Ｍ５）と１番目のＮチャネルトランジスタ
   （Ｍ３）、２番目のｐチャネルトランジスタ（Ｍ６）と
   ２番目のＮチャネルトランジスタ（Ｍ４）からなる並列
   な２つの脚から構成されており、ｐチャネルトランジス
   タのドレーンは高電圧供給源（Ｖ＿ｄ＿ｄ）に接続され
   ており、１番目と２番目のＮチャネルトランジスタのソ
   ースは３番目のＮチャネルトランジスタ（Ｍ７）を通し
   て低電圧供給源の端子（Ｖ＿ｓ＿ｓ）に接続されており
   、前記電流源が高電圧供給源と低電圧供給源の間に３番
   目のｐチャネルトランジスタ（Ｍ１１）と直列に１つの
   構成体を有しており、３番目のトランジスタのドレーン
   がゲートに接続されており、４番目のＮチャネルトラン
   ジスタのゲートが交点の選択信号（Ｓｉｊ）を受け、５
   番目のＮチャネルトランジスタ（Ｍ９）のドレーンがゲ
   ートに接続されており、電流ミラー回路は１番目、２番
   目、３番目のｐチャネルトランジスタのゲートへの接続
   により、また３番目、５番目のＮチャネルトランジスタ
   のゲートへの接続を通して与えらえており、１番目と２
   番目のＮチャネルトランジスタのゲートがそれぞれ各入
   力チャネルの導体に接続されており、これらのトランジ
   スタのドレーンが異なる組合わせ（Ｍ１，Ｍ２）の制御
   ゲートにそれぞれ接続されている請求項１記載の交点装
   置。 （４）電圧設定装置に３番目のＮチャネルトランジスタ
   （Ｍ７）と並列に接続され逆極性の選択信号（Ｓｉｊ＾
   ＊）を受ける６番目のＮチャネルトランジスタ（Ｍ８）
   がある請求項２と３に記載の交点装置。 （５）各列に、各抵抗と直列にバイポーラトランジスタ
   （Ｑ）があり、そのトランジスタのコレクタが抵抗に接
   続されており、エミッタが列に接続され、ベースが高電
   圧供給源に接続されており、列が３番目の電流源（ｉ）
   に接続されている請求項１記載の交点装置。