JPH03203334A - Mos半導体装置の製造方法 - Google Patents

Mos半導体装置の製造方法

Info

Publication number
JPH03203334A
JPH03203334A JP34288989A JP34288989A JPH03203334A JP H03203334 A JPH03203334 A JP H03203334A JP 34288989 A JP34288989 A JP 34288989A JP 34288989 A JP34288989 A JP 34288989A JP H03203334 A JPH03203334 A JP H03203334A
Authority
JP
Japan
Prior art keywords
oxide film
gate oxide
buried contact
film
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34288989A
Other languages
English (en)
Other versions
JP2876674B2 (ja
Inventor
Hiroaki Akiyama
秋山 裕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP34288989A priority Critical patent/JP2876674B2/ja
Publication of JPH03203334A publication Critical patent/JPH03203334A/ja
Application granted granted Critical
Publication of JP2876674B2 publication Critical patent/JP2876674B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、MOS半導体装置、特にその埋込みコンタク
ト構造の形成方法に関する。
〔従来の技術〕
MOS半導体装置では、ゲート酸化膜の下に形成された
活性領域に対するコンタクトとして、埋込みコンタクト
をとることが多い、この埋込みコンタクトは、埋込みコ
ンタクトのための拡散領域を先ず形成してから、この埋
込みコンタクト領域の一部に重なるように、イオン注入
により活性領域を形成することでなされる。
第7図は、埋込みコンタクト構造の部分を図示したもの
であるが、この図では特に従来方法で生ずる欠点がわか
るようにしである。
以下で、埋込みコンタクト構造の形成方法を図面により
説明する。ゲート酸化膜33の一部(コンタクト形成予
定部)を選択的にエツチングし、P型基板31を露出し
た後、リンを含む多結晶シリコン層を全面に形成し、高
湿にすることで多結晶シリコン層のリンが拡散し、埋込
みコンタクト領域(N小型拡散層)30を形成する。そ
の後、多結晶シリコン層を異方性エツチング法で選択的
にエツチングして、多結晶シリコンの引出し電極37を
形成し、次に引出し電極37とフィールド酸化膜32を
マスクにセルファライン法にてイオン注入し、活性領域
(N小姑散層)39を形成していた。
〔発明が解決しようとする課題〕
上記で説明したように、埋込みコンタクト領域30はゲ
ート酸化膜33を除去した開口部からリンの熱拡散によ
り形成され、一方法性領域39は引出し電極37.ブイ
−7レド酸化膜32をマスクとしてイオン注入で形成さ
れる。埋込みコンタクト領域30と活性領域39とを電
気的に接続させるためには、製造上のばらつきを考慮し
て、多結晶シリコンの引出し電極37の一端は、ゲート
酸化膜33の上まで引き延ばすことはできず、引出し電
極37の一端がゲート酸化膜33の開口部内に、開口部
端縁とすき間をおいて形成する。そのためシリコン引出
し電極37の形成時に、前記基板のすき間部分もニー2
チングされる。このとき、この部分が第7図に示すよう
に損傷をうけるとともに、横方向にもニー2チングされ
る。そのため、リーケージ電流が生じ、また引出し電極
37との間に抵抗が生ずる欠点があった。この欠点は、
埋込みコンタクト孔の微細化に伴い、ますます深刻な問
題となってくる。
本発明の目的は、上記の欠点を除去し、信頼性の高い埋
込みコンタクト構造を有する、半導体装置の製造方法を
提供することにある。
〔課題を解決するための手段〕
本発明では、ゲート酸化膜の形成後に、ゲート酸化膜上
にアルミニウムを被着する工程と。
前記アルミニウム膜に被着したホトレジストのコンタク
ト予定積雪に穴明けを膚する工程と。
前記の穴明けしたホトレジストをマスクとして、等方性
エツチングによりアルミニウム膜を、また異方性エツチ
ングによりゲート酸化膜をそれぞれエツチングし、ゲー
ト酸化膜の開口部端部より、外側に深くアルミニウム膜
を除去する工程と、前記ホトレジストを除去し、アルミ
ニウム膜をマスクとしてイオン注入し埋込みコンタクト
領域を形成する工程と、引出し電極をその先端部がゲー
ト酸化膜上まで延長させるが、埋込みコンタクト領域位
置内にあるように形成する工程と、前記引出し電極をマ
スクとして、イオン注入により活性領域を形成する工程
とによって埋込みコンタクト構造を形成するものである
〔作用〕
同一のホトレジストを利用して、アルミニウム膜開口部
、ゲート酸化膜開口部を形成するが、エツチング方法の
差異から、前者が後者より広い、したがって、アルミニ
ウム膜開口部からイオン注入により埋込みコンタクト領
域を形成すると、この領域はゲート酸化膜の端部から内
側に入る位置まで延在して形成される。したがって、次
の工程で引出し電極の端部がゲート酸化膜上にあるよう
に形成してから、イオン注入して活性領域を形成すると
、この活性領域は埋込みコンタクト領域と確実に内部接
続される。
〔実施例〕
以下、図面を参照して、本発明の一実施例につき説明す
る。最初に本発明により製造された半導体装置の断面図
を第1図に示す0図におし)て、11は基板(Pvり、
12はフィールド酸化膜、13はゲート酸化膜、16は
埋込みコンタクト領域(N小姑散層)、19は活性領域
(N小姑散層)、17は多結晶シリコンの引出し電極で
ある。
図に示すように、埋込みコンタクト領域16は、埋込み
コンタクト穴16Aより、はるかに延長してゲート酸化
膜13の下方に形成され、また引出し電極17の先端部
は、ゲート酸化膜13上にあり、しかも埋込みコンタク
ト領域16の端部より内側の位置にあるように形成され
る。活性領域19はイオン注入で形成され、埋込みコン
タクト領域16とオーバラップするところが生じている
次に、製造方法につき工程順に説明する。まず第2図に
おいて、P型基板11(まlX1015cm−3)上に
選択酸化によりフィールド酸化膜12、(8000A)
およびゲート酸化膜13 (450A)を形成した後、
アルミニウム膜14(1,0un)をスパッタ法にて形
成する。その後、ホトレジスト15を被着し、埋込みコ
ンタクト形成予定部上のホトレジストを露光現像し除去
する。
次に第3図に示すように、ホトレジスト15をマスクに
、アルミニウム膜14をリン酸により等方性エツチング
してから、さらにホトレジスト15をマスクに異方性ド
ライエツチング法でゲート酸化膜13を選択的に除去し
、埋込みコンタクト穴16Aを形成する。この両者のエ
ツチング法の違いにより、アルミニウム膜14は、埋込
みコンタクト穴16Aの外側的1.5gmのところにパ
ターニングされる。
次にホトレジスト15を除去し、第4図に示すように、
アルミニウム膜14をマスクにシティオン注入法でリン
をエネルギ70keV、ドーズ量IX 1015cm−
2で注入し、埋込みコンタクト領域(N十数散層)18
を形成する。その後、リン酸でアルミニウム膜14を全
面除去する。
次に全面にN型にドープされた多結晶シリコン層(40
0OA )をCVD法で形成してから、第5図に示すよ
うにホトエツチング法によりホトレジス)18をバター
ニングしてから、多結晶シリコン層を選択的に異方性エ
ツチングし、引出し電極17を形成する。引出し電極1
7の一端は、ゲート酸化l113と 0,6μm程度オ
ーバラフプするように形成する。このため、以後の工程
で基板11を直接エツチングにさらすことはない。
次にホトレジス)1gを除去し、引出し電極17および
フィールド酸化[12をマスクにセルファライン法でイ
オン注入しくAs、エネルギ70keV、ドーズ量5X
 1015cm−2) N十数散層の活性領域19を形
成することで、第1図のような構造になる。このとき第
4図に示すようにアルミニウム膜14をマスクとして形
成された埋込みコンタクト領域16は、ゲート酸化膜1
3の端部より 1.5終mより深く形成され、引出し電
極17の端部はゲート酸化膜13の端部より 0.8g
mのところにあるので、埋込みコンタクト領域16と活
性領域19とは約1.0gmオーバラップして確実に電
気的に接続される。また、第5図において、引出し電極
17を異方性エツチングにより形成する際に、基板11
が直接露出していないので、従来例のようなダメジを受
けることがない、このため、埋込みコンタクト領域16
と活性領域19との接続部は何らダメジがなく、リーケ
ージ電流の発生あるいは電極抵抗の増大が防止できる。
なお、上記実施例で、ゲート酸化膜13を選択的に異方
性エツチングで除去したときの歪等は、第6図に示すよ
うに、引出し電極17からリンを熱拡散してN重拡散層
2oを形成する工程を追加することで軽減できる。
〔発明の効果〕
以上説明したように、本発明はゲート酸化膜を選択的に
エツチングし、埋込みコンタクト穴を形成する前に、ア
ルミニウム膜を被着し、ゲート酸化膜とアルミニウム膜
とを同一のマスクでエツチングし、ただしエツチング方
法を異方性エツチングと等方性エツチングと変えること
により、アルミニウムの開口部が埋込みコンタクト穴よ
りも大きいパターンを形成するようにし、そのアルミニ
ウム膜をマスクにしてイオン注入により埋込みコンタク
ト領域を形成する。
したがって、埋込みコンタクト領域の端部はゲート酸化
膜の下に形成されるので、引出し電極の端部をゲート酸
化膜の上で前記埋込みコンタクト領域とオーバラップす
るように形成し、引出し電極をマスクとしてイオン注入
により活性領域を形成したときに、この活性領域と埋込
みコンタクト領域とは電気的に内部接続される。
引出し電極を形成するとき、基板はゲート酸化膜でおお
われ、直接エツチングにさらされないので、基板はダメ
ジを受けることなく、信頼度の高いコンタクトが得られ
る0以上の工程は、ホトレジスト数を増加することなく
、セルファライン法でなされるという効果もある。
【図面の簡単な説明】
第1図は、本発明の一実施例により形成された埋込みコ
ンタクト構造の縦断面図2第2図〜第5図は前記実施例
を工程順に示した縦断面図、第6図は別の実施例により
形成された埋込みコンタクト構造の縦断面図、第7図は
従来例により形成された埋込みコンタクト構造の縦断面
図である。 11・・・(P型)基板、 12・・・フィールド酸化膜。 13・・・ゲート酸化膜、 14・・・アルミニウム膜、 15.18・・・ホトレジスト、 16・・・埋込みコンタクト領域 (N小型拡散層)、 17・・・引出し電極 (リンドープ多結晶シリコン層)、 19・・・活性領域(N小型拡散層)。

Claims (1)

  1. 【特許請求の範囲】 MOS半導体装置として、ゲート酸化膜の下部に形成さ
    れた活性領域に、基板内でコンタクトをとる埋込みコン
    タクト領域を有する半導体装置の製造において、 ゲート酸化膜の形成後に、ゲート酸化膜上にアルミニウ
    ムを被着する工程と、前記アルミニウム膜に被着したホ
    トレジストのコンタクト予定位置に穴明けをする工程と
    、前記の穴明けしたホトレジストをマスクとして、等方
    性エッチングによりアルミニウム膜を、また異方性エッ
    チングによりゲート酸化膜をそれぞれエッチングし、ゲ
    ート酸化膜の開口部端部より、外側に深くアルミニウム
    膜を除去する工程と、前記ホトレジストを除去し、アル
    ミニウム膜をマスクとしてイオン注入し埋込みコンタク
    ト領域を形成する工程と、引出し電極をその先端部がゲ
    ート酸化膜上まで延長させるが、埋込みコンタクト領域
    位置内にあるように形成する工程と、前記引出し電極を
    マスクとして、イオン注入により活性領域を形成する工
    程とによって埋込みコンタクト構造を形成することを特
    徴とするMOS半導体装置の製造方法。
JP34288989A 1989-12-29 1989-12-29 Mos半導体装置の製造方法 Expired - Fee Related JP2876674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34288989A JP2876674B2 (ja) 1989-12-29 1989-12-29 Mos半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34288989A JP2876674B2 (ja) 1989-12-29 1989-12-29 Mos半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03203334A true JPH03203334A (ja) 1991-09-05
JP2876674B2 JP2876674B2 (ja) 1999-03-31

Family

ID=18357298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34288989A Expired - Fee Related JP2876674B2 (ja) 1989-12-29 1989-12-29 Mos半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2876674B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514840B2 (en) * 1999-04-13 2003-02-04 International Business Machines Corporation Micro heating of selective regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514840B2 (en) * 1999-04-13 2003-02-04 International Business Machines Corporation Micro heating of selective regions

Also Published As

Publication number Publication date
JP2876674B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
US4545114A (en) Method of producing semiconductor device
JP2002299620A (ja) 炭化珪素半導体装置の製造方法
JPH0370127A (ja) 自己整合拡散接合を有する構造の製造方法
JPH03219677A (ja) 半導体装置
JPH09139495A (ja) 半導体装置およびその製造方法
JPH03203334A (ja) Mos半導体装置の製造方法
KR100592705B1 (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
EP0087472A4 (en) METHOD OF MANUFACTURING AN ELECTRICAL CONTACT ON REGIONS OF SEMICONDUCTOR SUBSTRATES.
JPS60244043A (ja) 相補型半導体装置の製造方法
JP2940034B2 (ja) 電荷転送装置およびその製造方法
JP2594121B2 (ja) 半導体装置の製造方法
JPS5866358A (ja) 半導体装置の製法
KR0172749B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2817226B2 (ja) 半導体装置の製造方法
JPS6316672A (ja) 半導体素子の製造方法
KR100364794B1 (ko) 반도체소자의 제조방법
JP2624365B2 (ja) 半導体装置の製造方法
KR100642442B1 (ko) 베리드 콘택 제조방법
JPH11340326A (ja) 半導体装置の製造方法
KR19990080191A (ko) 모스 트랜지스터 제조방법
JPS5961180A (ja) 半導体装置の製造方法
JPS61184872A (ja) 半導体装置の製造方法
KR20020002706A (ko) 트랜지스터 및 그의 제조 방법
JPH02220434A (ja) 半導体装置の製造方法
JPS60241249A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees