JPH0320182B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はマルチドロツプ網構成可能な回線交換
ループネツトワークに関する。

［従来の技術］ リング状構成のループネツトワークの交換方式
には大きく分類して２つのタイプがある。１つ
は、データを高速、高効率に伝送できるパケツト
交換タイプであり、もう１つはデータの中身を全
く認識することなく伝送できる、すなわちトラン
スペアレントな通信が可能な回線交換タイプであ
る。

第４図は、このうちの回線交換タイプの従来例
を示すものであつて、回線交換ループネツトワー
クのノードステーシヨン内の回路ブロツクを示し
ている。この回線交換タイプのループネツトワー
クでは、ループ伝送路１を周回する固定フレーム
を複数個のチヤネルに分割し、そのチヤネルにデ
ータを入出力することで端末間のデータ伝送を可
能とちする。すなわち、２は通信制御部、３は
Ｉ／Ｏバス、４は端末インタフエース部、５はチ
ヤネル制御部であり、該チヤネル制御部５には、
各チヤネルNo.に対して１個の端末No.を割当てるレ
ジスタが設けてある。これにより、チヤネル制御
部５は、通信制御部２を通過するフレーム内のチ
ヤネルNo.をカウントし、各チヤネルNo.に対応した
端末No.を端末インタフエース部４へのＩ／Ｏバス
アドレスライン６に出力して、上記端末インタフ
エース部４がデータを受信できるように制御す
る。これによれば、各チヤネルNo.に対して１個の
端末No.を割り当てるレジスタをチヤネル制御部５
に設ければよいのでハードウエアが簡略化すると
いう利点がある。

［発明が解決しようとする問題点］ しかしながら、上述した従来の回線交換ループ
ネツトワークでは、１台のホストコンピユータと
複数の端末間の通信を行なうマルチドロツプ形式
のデータ伝送を行う場合、１つのノードステーシ
ヨンに上記マルチドロツプ網に属する端末が２台
以上あるときは、ホストコンピユータが送出した
データに対して同時に受信する端末が２台以上で
きるものの、チヤネル制御部５からのアドレス出
力が唯一つのアドレスしか出力できないため、事
実上１つのノードステーシヨン内に複数の端末を
有するマルチドロツプ網を構成することは実現不
可能であつた。

［発明の目的］ 本発明は、上記従来技術の欠点に鑑みてなされ
たもので、その目的は、受信Ｉ／Ｏバスアドレス
を書き換える外部アドレスを端末インタフエース
部に供給することによつて、上記欠点を除去し
て、同一ノードステーシヨンに接続される複数の
端末に対してもマイルドロツプ網構成とすること
ができるマルチドロツプ網構成可能な回線交換ル
ープネツトワークを得ることである。

［発明の概要］ 上記目的に沿う本発明の構成は、回線交換ルー
プネツトワークにおいて、ループ伝送路９を一定
速度で周回するデータ固定フレームを複数個のチ
ヤネルから構成し、ループ伝送路９に接続された
ノードステーシヨン１１には、マイクロプロセツ
サ部１７、ループ伝送路通信制御部１２、少なく
とも２以上の端末インタフエース部１５を有し、
且つ、マイクロプロセツサ部１７から端末インタ
フエース部１５に対して直接アクセス可能なマイ
コンバス２１と、ループ伝送路通信制御部１２か
ら端末インタフエース部１５に入力されるデータ
の入出力を行うＩ／Ｏバス１６の２つのバスを有
し、ループ伝送路９からのデータを各端末インタ
フエース部１５に選択的に入力させるべく、端末
インタフエース部１５が受信するＩ／Ｏバスアド
レスをマイコンバス２１を介して可変ならしめる
ようにしたものである。これにより、チヤネル制
御部１３によつては選択されていない端末インタ
フエース部１５であつても、マイクロプロセツサ
部１７からの直接命令によりＩ／Ｏバスアドレス
を書き換えて同時選択することができるように
し、同一チヤネルのデータが１台の端末にしか受
信されなかつたり、マルチドロツプ網を構成する
ことができなかつたりしないようにしたものであ
る。

［実施例］ 本発明の実施例を第１図〜第３図に基づいて説
明すれば以下の通りである。

第３図に示す如く、端末装置１０とのデータ入
出力制御を行なう各ノードステーシヨン１１を伝
送線路で順次接続してリング状のループ伝送路９
を形成し、この伝送路９を一定速度で周回するデ
ータ固定フレームを複数のチヤネルから構成する
ことによつて回線交換ループネツトワークが形成
されている。

第１図に示す如く、各ノードステーシヨン１１
は、ループ伝送路９に接続されたループ伝送路通
信制御部１２を有している。この通信制御部１２
にはチヤネル制御部１３が接続され、通信制御部
１２を通過する固定フレーム内のチヤネルNo.をカ
ウントし、各チヤネルNo.に対応したＩ／Ｏバスア
ドレス信号としての端末No.を発生してＩ／Ｏバス
アドレスライン１４に出力するようになつてい
る。このＩ／Ｏバスアドレスライン１４には少な
くとも２以上（図示例では３個）の端末インタフ
エース部１５が接続されている。これらの端末イ
ンタフエース部１５は、一方では、Ｉ／Ｏバス１
６によりチヤネル制御部１３、通信制御部１２に
結合されて、通信制御部１２からのデータを端末
インタフエース部１５に読み取るようになつてお
り、他方では、マイコンバス２１によりチヤネル
制御部１３、マイクロプロセツサ部を構成するマ
イクロコンピユータ１７に結合されて、マイクロ
コンピユータ１７の命令を端末インタフエース部
１５に受け取るようになつている。

第２図は上記各端末インタフエース部１５の構
成を示すもので、端末インタフエース部１５はマ
イコンバス２１から直接アクセスされる外部アド
レスを格納するＩ／Ｏバスアドレス用レジスタ１
８を有している。このＩ／Ｏバスアドレス用レジ
スタ１８には、Ｉ／Ｏバスアドレスライン１４か
らのＩ／Ｏバスアドレスをデコードするととも
に、Ｉ／ＯバスアドレスとＩ／Ｏバスアドレス用
レジスタ１８に格納された外部アドレスとが一致
したときデコード出力を出すアドレスデコーダ１
９に接続されている。このアドレスデコーダ１９
にはこの出力によりＩ／Ｏバス１６からのデータ
を入力するデータ入力部２０が接続されており、
マイクロコンピユータ１７からの命令がないとき
は、チヤネル制御部１３からのＩ／Ｏバスアドレ
スの受信によつてのみ、いずれか一つの端末イン
タフエース部１５が選択されて、そのデータ入力
部２０にデータを続み込み、反対にマイクロコン
ピユータ１７からの命令があるときは、Ｉ／Ｏバ
スアドレスの受信によつてのみでは選択されず
に、マイコンバス２１から直接アクセスされる外
部アドレスも選択条件となり、これとの一致がと
れたすべての端末インタフエース部１５が選択さ
れて、そのデータ入力部２０にデータが続み込ま
れるようになつている。すなわち、Ｉ／Ｏバスア
ドレスで選択されない端末インタフエース部１５
であつても、外部アドレスによつて選択され得る
ようになり、マイクロコンピユータ１７からの命
令により実質的に受信Ｉ／Ｏバスアドレスが書き
換えられるようになつている。

さて、上記のような構成において、今、通信制
御部１２を通過するデータ固定フレームが３つの
チヤネルに分割され、そのチヤネルNo.を＃１、
＃２、＃３とし、各チヤネルにそれぞれＡ，Ｂ，
Ｃなるデータが含まれており、且つ上記チヤネル
No.に対応して割り振られている端末インタフエー
ス部１５のNo.を、第１図において左から順に
＃１、＃２、＃３とする。

このような場合において、マイクロコンピユー
タ１７からの命令がないとき、チヤネル制御部１
３により通信制御部１２を通過するフレーム内の
チヤネルNo.がカウントされて、＃１の端末インタ
フエース部１５に＃１のデータＡが、また＃２及
び＃３の端末インタフエース部１５，１５にはそ
れぞれ＃２、＃３のデータＢ，Ｃが続み込まれ
る。

反対に、マイクロコンピユータ１７からの命令
がある場合で、この命令が、マイコンバス２１を
介して端末インタフエース部１５に＃１の外部ア
ドレスを直接アクセスするものであるとき、Ｉ／
Ｏバスアドレス用レジスタ１８に＃１の外部アド
レスが格納される。ここで、チヤネル制御部１３
によりフレーム内のチヤネルNo.がカウントされて
＃１のＩ／Ｏバスアドレスが各端末インタフエー
ス部１５に受信されるとすると、＃１の端末イン
タフエース部１５を除いた他の＃２及び＃３の端
末インタフエース部１５，１５は、＃１のみが指
定されているので、本来選択されないはずであ
る。しかし、＃２及び＃３の端末インタフエース
部１５，１５ではＩ／Ｏバスアドレス用レジスタ
１８に格納した＃１の外部アドレスとＩ／Ｏバス
アドレスライン１４から入力される＃１のＩ／Ｏ
バスアドレスの一致がとれるので、アドレスデコ
ーダ１９からデコード出力が出る。このため、
＃１の端末インタフエース部１５と同じく＃２、
＃３の端末インタフエース部１５のデータ入力部
にはＩ／Ｏバス１６からのデータＡが続み込まれ
ることになる。すなわち、マイクロコンピユータ
１７からの命令によつて、１つのノードステーシ
ヨン１１の複数に端末インタフエース部１５があ
る場合でも、これらの端末インタフエース部１５
のＩ／Ｏバス１６のアドレスを実質的に同一のも
のとすることにより、同一チヤネルのデータを複
数の端末にて同時に読み取ることが可能となる。
したがつて、ホストコンピユータが送出するデー
タを複数の端末で受信することができるので、回
線交換方式のループネツトワークでもマルチドロ
ツプ網構成とすることできる。

なお、上記実施例では＃１のデータのみがすべ
ての端末インタフエース部１５に読み込まれる場
合を説明したが、マイクロコンピユータ１７から
の命令により、＃１のデータを２つの端末インタ
フエース部１５のみに読み込ませることも、ある
いは＃１に代えて、＃２又は＃３のデータとする
こともできる。

［発明の効果］ 以上要するに本発明によれば、通信制御部から
のデータの入出力を行なうＩ／Ｏバスに加えて、
マイクロプロセツサ部から端末インタフエース部
に対して直接アクセス可能なマイコンバスを設
け、且つこのマイコンバスから直接アクセスされ
る外部アドレスによりチヤネル制御部からの受信
Ｉ／Ｏバスアドレスを可変す少なくとも２以上の
端末インタフエース部を設けるように構成したの
で、チヤネル制御部からのアドレス出力が唯一の
アドレスしか出力することができなくても、マイ
クロプロセツサ部により端末インタフエース部の
Ｉ／Ｏバスのアドレスを同一のものとして、同一
チヤネルのデータを複数の端末インタフエース部
に同時に続み取ることができる。したがつて同一
ノードステーシヨン内に複数の端末を有するマル
チドロツプ網を、１つの回線交換型ループネツト
ワーク内に構成することができるるという優れた
効果を発揮する。

【図面の簡単な説明】

第１図は本発明に係るノードステーシヨンの好
適一実施例を示す構成図、第２図は第１図の要部
たる端末インタフエース部の構成図、第３図は本
発明に係る回線交換ループネツトワークの全体構
成図、第４図は従来の回線交換ループネツトワー
クのノードステーシヨンを示す構成図である。 図中、９はループ伝送路、１０は端末装置たる
端末、１１はノードステーシヨン、１２はループ
伝送路通信制御部、１３はチヤネル制御部、１５
は端末インタフエース部、１６はＩ／Ｏバス、１
７はマイクロプロセツサ部たるマイクロコンピユ
ータ、１８はＩ／Ｏバスアドレス用レジスタ、１
９はアドレスデコーダ、２はデータ入力部、２１
はマイコンバスである。

Claims (1)

1. 【特許請求の範囲】 １ 端末装置とのデータ入出力制御を行う各ノー
   ドステーシヨンを伝送線路で順次接続してリング
   状のループ伝送路を形成し、この伝送路を一定速
   度で周回するデータ固定フレームを複数のチヤネ
   ルから構成したループネツトワークにおいて、上
   記各ノードステーシヨンに、上記固定フレームが
   通過するループ伝送路通信制御部と、該通信制御
   部を通過する固定フレームの複数のチヤネルに対
   応させてＩ／Ｏバスアドレス信号を発生するチヤ
   ネル制御部と、該チヤネル制御部からＩ／Ｏバス
   アドレス受信により選択される一方、直接アクセ
   スされる外部アドレスにより上記受信Ｉ／Ｏバス
   アドレスを可変する少なくとも２以上の端末イン
   タフエース部と、選択された該端末インタフエー
   ス部に対して上記通信制御部からのデータの入出
   力を行うＩ／Ｏバスと、マイクロプロセツサ部か
   ら端末インタフエース部に対して上記外部アドレ
   スを直接アクセス可能なマイコンバスとを設け
   て、該マイコンバスを介して上記端末インタフエ
   ース部の受信Ｉ／Ｏバスアドレスを可変するよう
   に構成したことを特徴とするマルチドロツプ網構
   成可能な回線交換ループネツトワーク。 ２ 上記端末インタフエース部が上記マイコンバ
   スから直接アクセスされる外部アドレスを格納す
   るＩ／Ｏバスアドレス用レジスタと、上記チヤネ
   ル制御部からのＩ／Ｏバスアドレスをデコードす
   るとともに該Ｉ／Ｏバスアドレスと上記Ｉ／Ｏバ
   スアドレス用レジスタに格納された外部アドレス
   とが一致したときデコード出力を出すアドレスデ
   コーダと、該アドレスデコーダの出力により上記
   Ｉ／Ｏバスからのデータを入力するデータ入力部
   とを備えていることを特徴とする特許請求の範囲
   第１項記載のマルチドロツプ網構成可能な回線交
   換ループネツトワーク。