JPH03201708A - Ｃｍｏｓ半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明は、水晶発振回路を具備したＣＭＯＳ半導体集積
回路に関し、さらに詳しくは低電源電圧動作が可能でス
タンバイ時の消費電流を大幅に低減化したＣＭＯＳ半導
体集積回路に関する。

（口〉従来の技術 近年、ワンチップマイクロコンピュータ等の半導体集積
回路においてはシステムの大規模化と高集積化の進展に
伴なって低電源電圧動作への要求が高まっている。

また、これらの半導体集積回路を電池によって駆動する
ためには低消費電力化が必要であり、特に不動作時の消
費ｔｕｆｆ（スタンバイ消費電流という。）を数ｎＡ〜
１μＡ以下に押える必要があった。

これらの要求に応える為には半導体集積回路のシステム
を動作させるクロックの供給源である水晶発振回路の低
電源電圧動作と発振停止時の消費電流の低減化を可能と
しなければならない。

ところで、水晶発振回路の低電源電圧動作を可能にする
には水晶発振回路に供給される電源電圧をＯＶから徐々
に上昇させ発振を開始する電源電圧（発振開始電圧と呼
ぶ。）を低減化すればよい。

ココテ、発振開始電圧ハｌ　ｖｔｐ　ｌ　＋　１ｖｔＮ
ｌ　＋　ａによって与えられる。（ここでｌＶｔ、ｌ　
、　１ＶｔＨ１は、発振回路の増幅器に用いられるＣＭ
ＯＳインバータを形成するＰチャンネルトランジスタと
Ｎチャンネルトランジスタのしきい値電圧の絶対値、α
は発振開始時間を決定するパラメータである。）従来、
半導体集積回路全体において１ｖｔＰ＋及び１ＶｔＮｌ
を低減化するか、または水晶発振回路におイテノみＩｖ
ｔｒｌ及びＩｖｔ、４１を低減化したＣＭＯＳ半導体集
積回路の構成がとられ、発振開始電圧を低減し、低電源
電圧動作を実現していた。

〈ハ〉発明が解決しようとする課題 しかしながら、半導体集積回路全体においてＩＶｔＰ＋
及びＩｖｔｓｌを低減化すると、スタンバイ消費電流が
増大し、電池駆動の場合その消耗が著しいという欠点が
あった。

また、水晶発振回路においてのみｌＶｔ、ｌ及び１Ｖｔ
Ｎを低減化すると、この為にはしきい値電圧コントロー
ル用のフォトマスクを２枚とイオン注入工程を２工程追
加しなければならず製造工数が増加するという欠点があ
った。

さらに、この場合水晶発振器の発振停止時の消費電流が
著しく増加するという欠点もあった。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、ＣＭＯＳ半導体集
積回路において、水晶発振回路の増幅器に用いられるＣ
ＭＯＳインバータを形成する一導電型チヤンネルのＭＯ
Ｓトランジスタのしきい値電圧が逆導電型チャンネルの
ＭＯＳトランジスタのしきい値電圧よりも小さく設定さ
れ、前記逆導電型チャンネルのＭＯＳ）−ランジスタを
発振停止信号によってオフさせるスイッチング手段が設
けられている構成によって前述の課題を解決するもので
ある。

０〉作用 前述の如き構成によれば水晶発振回路の発振開始電圧は
前記ＣＭＯＳインバータを形成する一導電型のＭＯＳト
ランジスタのしきい値電圧を低下させることによって低
減することができる。

しかも発振停止時はこれよりも高いしきい値電圧をもつ
逆導電型のＭＯＳ）−ランジスタがオフするように構成
されているので、前記一導電型のＭＯＳトランジスタの
しきい値電圧を低下させても、消費電流の増大を招くこ
とがない。

さらに、他の回路構成を形成する一導電型のＭＯＳトラ
ンジスタのしきい値電圧を比較的高く設定することによ
って、ＣＭＯ５集積回路全体としてのスタンバイ消費電
流を増加させることなく、低電圧動作が可能となる。

（へ）実施例 第１図ｕ本発明に係る第１の実施例を説明するための図
であり、増幅作用をするＣＭＯＳインバータ（１）と、
帰還用抵抗として用いる発振停止信号５ＴＯＰをゲート
に入力したＣＭＯ５型Ｏ５ログスイッチ（２〉と、外付
された水晶振動子ＸＴＡＬ及び容量Ｃとからなる水晶発
振回路である。

ここで、ＣＭＯＳインバータにおいては、ｖｔＮ＞　＋
！／ｌＰ＋　（タトエばＶｔＮ＝１．ＯＶ、Ｖｔ、＝−
０，４Ｖ）との関係に設定され、ＣＭＯＳインバータ（
１）の入力ノード（３）にドレインが接続され、ソース
が接地され、ゲートに前記発振停止信号５ＴＯＰが入力
されたＮチャンネルＭＯ３Ｌランジスタ（４〉がスイッ
チング手段として設けられている。

本発明の特徴とするかくの如き構成によれば、水晶発振
回路のＣＭＯＳインバータ（１）においてＶｔ、が−０
，４ｖと低く設定されているので、発振開始電圧を（１
，４＋α）Ｖ（α＝０．２〜０゜３）と低減でき、１，
５ｖ〜２Ｖ程度の低電圧動作が可能である。

しかも、発振停止は発振停止信号５ＴＯＰをハイレベル
にすることにより、前記ＮチャンネルＭＯＳトランジス
タ（４）がオンし、接地電位がＣＭＯＳインバータ〈１
）の入力ノード（３）に印加され、ＣＭＯＳインバータ
（１）のＮチャンネルＭＯＳトランジスタ（５）がオフ
することによって、なされる。

これによって、ＣＭＯＳインバータ（１）のＰチャンネ
ルＭＯＳトランジスタ（６）のＶｔ、を−０゜４Ｖと低
く設定しても、ＣＭＯＳインバータ（１）の停止時消費
電流が増大することがない。

ここで、発振停止時には前記ＣＭＯ８型Ｏ８ログスイッ
チ（２）もオフするので、Ｐチ勺ンネルトランジスタ（
６）−ＣＭＯ５型Ｏ５ログスイッチ（２）−Ｎチャンネ
ルＭＯＳトランジスタ（４）間のリーク電流経路を遮断
しさらに消費電流が減少できる。

また、水晶発振器を除く他の回路構成においては、Ｐｆ
ヤンネルＭＯＳトランジスタのしきい値電圧をたとえば
−１，Ｏｖと高く設定し、ＮチャンネルトランジスタＭ
ＯＳトランジスタのしきい値電圧は水晶発振回路とキし
く１．ＯＶと設定すれば、前述の如き特別な構成をなさ
なくてもスタンバイ時の消費電流が増大することがない
。

第２図は本発明の第２の実施例を説明するための図面で
ある。この場合は第１の実施例に対しＭＯＳトランジス
タのしきい値電圧が逆の関係に設定されている。

すなわちｌＶｔＮ１＜　１ＶｔＰｌ（タ、！：　エ４−
１’ＶｔＮ＝　０　、４　Ｖ、Ｖｔ、＝−１，ＯＶ）と
設定されており、この場合は、ＣＭＯＳインバータ（１
１）と、発振停止信号５ＴＯＰをゲートに入力したＣＭ
Ｏ３型Ｏ３ログスイッチ（１２〉と、入力ゲート（１３
）にはドしインが接続され、ソースは電源電位Ｖｃｏに
、ゲートは発振停止信号５ＴＯＰが入力されたＰチャン
ネルＭＯＳトランジスタ（１４）がスイッチング手段と
して設けられている。

したがって、発振停止時はしきい値電圧の低いＮチャン
ネルＭＯＳトランジスタ（１５）がオンし、しきい値電
圧の高いＰチャンネルＭＯＳトランジスタ（１６〉が才
）することにより貫通電流の増加を防止するものである
。

ここで、Ｖｔ、＝０．４Ｖ程度の低しきい値電圧に設定
することはＮ＋型ポリシリコンゲートＭＯＳトランジス
タにおいて、低不純物濃度のＰウェル表面（５Ｘ　１０
　ａｔｏｍ７ｃｍ”　〜Ｉ　Ｘ　１０　”ａｔｏｍ／ｃ
ｍ　”　）にチ勺ンネル領域を設け、ゲートｅ化膜厚を
４００人程庇上することによって実現できる。

これによって、しきい値電圧コントロール用のマスク及
びイオン注入工程を追加せずにマスクバークン設計の範
囲内で容易にしきい値電圧の設定を行なうことができる
。

（ト）発明の効果 本発明のＣＭＯ３半導体集積回路によれば、ＭＯＳトラ
ンジスタのしきい値電圧を下げること番こよって低電源
電圧動作を行なう場合に、スクン／＜イ時消費電流が増
大する欠点を取り除くことができるので、電池駆動のＣ
ＭＯ３半導体集積回路として好適である。

【図面の簡単な説明】

第１図及び第２図は本発明のＣＭＯ８半導体集積回路を
説明するための図面である。

Claims (3)

【特許請求の範囲】
1. （１）水晶発振回路を具備したＣＭＯＳ半導体集積回路
   において、 前記水晶発振回路はＣＭＯＳ型インバータによる増幅器
   と、帰還抵抗とを有し、 前記ＣＭＯＳ型インバータを形成する一導電型チャンネ
   ルのＭＯＳトランジスタのしきい値電圧が逆導電型チャ
   ンネルのＭＯＳトランジスタのしきい値電圧よりも小さ
   く設定され、 前記逆導電型のＭＯＳトランジスタを発振停止信号によ
   ってオフさせるスイッチング手段が設けられていること
   を特徴とするＣＭＯＳ半導体集積回路。
2. （２）前記一導電型のＭＯＳトランジスタのしきい値電
   圧が他の回路構成を形成する一導電型チャンネルのＭＯ
   Ｓトランジスタよりも小さく設定され、かつ前記逆導電
   型のＭＯＳトランジスタのしきい値電圧が他の回路を形
   成する逆導電型のＭＯＳトランジスタのしきい値電圧と
   等しく設定されていることを特徴とする請求項第１項記
   載のＣＭＯＳ半導体集積回路。
3. （３）前記帰還抵抗がアナログスイッチによって形成さ
   れ、前記アナログスイッチは発振停止信号によってスイ
   ッチングすることを特徴とする請求項第１項又は請求項
   第２項記載のＣＭＯＳ半導体集積回路。