JPH03201546A - 半田付け方法 - Google Patents
半田付け方法Info
- Publication number
- JPH03201546A JPH03201546A JP1342302A JP34230289A JPH03201546A JP H03201546 A JPH03201546 A JP H03201546A JP 1342302 A JP1342302 A JP 1342302A JP 34230289 A JP34230289 A JP 34230289A JP H03201546 A JPH03201546 A JP H03201546A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- self
- electrodes
- chip
- recoverable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 28
- 229910000679 solder Inorganic materials 0.000 claims abstract description 28
- 238000003466 welding Methods 0.000 claims abstract 2
- 230000008018 melting Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 239000000843 powder Substances 0.000 abstract description 9
- 230000005496 eutectics Effects 0.000 abstract description 3
- 238000003825 pressing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Details Of Resistors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回路基板の配線パターンにチップ部品を半田付
けする際に好適な半田付は方法に関す〔従来の技術〕 従来、ソルダバンプ（半田球）を用い、熱風により熔解
してチップ部品を回路基板の配線バクーンに半田付けす
るマイクロバンプボンディングが多用されている。
けする際に好適な半田付は方法に関す〔従来の技術〕 従来、ソルダバンプ（半田球）を用い、熱風により熔解
してチップ部品を回路基板の配線バクーンに半田付けす
るマイクロバンプボンディングが多用されている。
このようなマイクロバンブポンディング（半田付は方法
）の−例を第２図（ａ）〜）（Ｃ）に示す。
）の−例を第２図（ａ）〜）（Ｃ）に示す。
この例では、先ず、回路基板Ｐｃの配線パターン群２と
電極が適合するチップ部品４がグイコレット６に吸着さ
れる。この場合、配線パターン群２にソルダバンプ群８
が載置される。（第２図（ａ）参照） コノ後、グイコレット６が下降して、配線パターン群２
とチップ部品４の電極がソルダバンプ群８を介して圧接
される。続いて、共晶点以上の温度の熱風等でソルダバ
ンプ群８を熔解せしめる（第２図（ｂ）参照）。
電極が適合するチップ部品４がグイコレット６に吸着さ
れる。この場合、配線パターン群２にソルダバンプ群８
が載置される。（第２図（ａ）参照） コノ後、グイコレット６が下降して、配線パターン群２
とチップ部品４の電極がソルダバンプ群８を介して圧接
される。続いて、共晶点以上の温度の熱風等でソルダバ
ンプ群８を熔解せしめる（第２図（ｂ）参照）。
さらに、ブリッジの阻止、あるいは半田付は強度を得る
ため、例えば、グイコレントロを数十μｍ上昇せしめて
、鼓型の半田付は群１０を形成して、チップ部品４の電
極と配線バクーン群２との半田付けを行う（第２図（Ｃ
）参照）。
ため、例えば、グイコレントロを数十μｍ上昇せしめて
、鼓型の半田付は群１０を形成して、チップ部品４の電
極と配線バクーン群２との半田付けを行う（第２図（Ｃ
）参照）。
前記の従来例の半田付は方法によれば、グイコレット６
を数十μｍ上昇せしめて、最も半田付は精度ならびに強
度が良好とされる鼓型の半田付は群ｌＯを形成するため
の制御手段を必要とする。
を数十μｍ上昇せしめて、最も半田付は精度ならびに強
度が良好とされる鼓型の半田付は群ｌＯを形成するため
の制御手段を必要とする。
さらに精緻な数十μｍの上昇の制御が比較的困難であり
、このため均一な鼓型の半田付は群ＩＯを形成し難い欠
点を有している。
、このため均一な鼓型の半田付は群ＩＯを形成し難い欠
点を有している。
本発明は上記の課題に鑑みてなされ、ソルダバンプを用
いてチップＩＣ等が回路基板の配線パターンに半田付け
する際、その方法が簡素化されるとともに、半田付は精
度を向上させ、強固に半田付けでき、品質が向上する半
田付は方法を提供することを目的とする。
いてチップＩＣ等が回路基板の配線パターンに半田付け
する際、その方法が簡素化されるとともに、半田付は精
度を向上させ、強固に半田付けでき、品質が向上する半
田付は方法を提供することを目的とする。
前記課題を解決するために、本発明の半田付は方法にお
いては、回路基板に自己復元力を備えた部材が載置され
る過程と、前記回路基板の配線パターンにソルダバンプ
が載置され、且つ対応する位置に電極を有したチップ部
品と前記部材が圧接されるとともにソルダバンプを熔解
する過程と、ソルダバンプの熔解中にチップ部品の圧接
を停止して、部材の自己復元力でチップ部品が上昇し、
チップ部品の電極間と配線パターンとの間に半田付けが
形成される過程とを含むことを特徴とする。
いては、回路基板に自己復元力を備えた部材が載置され
る過程と、前記回路基板の配線パターンにソルダバンプ
が載置され、且つ対応する位置に電極を有したチップ部
品と前記部材が圧接されるとともにソルダバンプを熔解
する過程と、ソルダバンプの熔解中にチップ部品の圧接
を停止して、部材の自己復元力でチップ部品が上昇し、
チップ部品の電極間と配線パターンとの間に半田付けが
形成される過程とを含むことを特徴とする。
上記の構成において、部材の自己復元力でチップ部品が
上昇して、チップ部品の電極間と配線パターンとの間に
鼓型の半田付けが形成される。
上昇して、チップ部品の電極間と配線パターンとの間に
鼓型の半田付けが形成される。
次に、本発明に係る半田付は方法の一実施例を添付図面
を参照して詳細に説明する。
を参照して詳細に説明する。
第１図（ａ） （ｂ） （Ｃ） （ｄ）は実施例の説明
に供される工程図である。
に供される工程図である。
第１図（ａ）において、回路基板Ｐｃの配線パターン群
２２に掛からない位置の４か所に、自己復元力を備えた
球状粉（Ｓｉエラストマー ）１インビーズ）２３ａ、
２３ｂ、２３ｃ、２３ｄが載置される。
２２に掛からない位置の４か所に、自己復元力を備えた
球状粉（Ｓｉエラストマー ）１インビーズ）２３ａ、
２３ｂ、２３ｃ、２３ｄが載置される。
第１図（ｂ）において、回路基板Ｐｃの配線パターン群
２２と電極が適合するチップ部品２４がグイコレット２
６に吸着される。この場合、配線パターン群２２にソル
ダバンプ群２８が載置される。
２２と電極が適合するチップ部品２４がグイコレット２
６に吸着される。この場合、配線パターン群２２にソル
ダバンプ群２８が載置される。
第１図（Ｃ１において、グイコレット２６が下降して、
配線パターン群２２とチップ部品２４の電極がソルダバ
ンプ群２日を介して圧接される。
配線パターン群２２とチップ部品２４の電極がソルダバ
ンプ群２日を介して圧接される。
続いて、共晶点以上の温度の熱風等でソルダバンプ群２
８を熔解せしめる。この場合、球状粉２３ａ、２３ｂ、
２３ｃ、２３ｄは図から容易に理解されるように、グイ
コレット２６でチップ部品２４が押圧されて、チップ部
品２４の電極と配線パターン群２２との間で楕円形に変
形している。
８を熔解せしめる。この場合、球状粉２３ａ、２３ｂ、
２３ｃ、２３ｄは図から容易に理解されるように、グイ
コレット２６でチップ部品２４が押圧されて、チップ部
品２４の電極と配線パターン群２２との間で楕円形に変
形している。
第１図（ｄｌにおいて、ソルダバンプ群２８の熔解中に
、グイコレット２６の下降の加圧力を停止して上昇せし
める。この場合、楕円形に変形している球状粉２３ａ、
２３ｂ、２３ｃ、２３ｄの自己復元力で球状に形成され
る際に、チップ部品２４が数十μｍ上昇せしめられる。
、グイコレット２６の下降の加圧力を停止して上昇せし
める。この場合、楕円形に変形している球状粉２３ａ、
２３ｂ、２３ｃ、２３ｄの自己復元力で球状に形成され
る際に、チップ部品２４が数十μｍ上昇せしめられる。
この場合、ブリッジの阻止、あるいは半田付は強度を得
るための鼓型の半田付は群３０が形成され、チップ部品
２４の電極と配線パターン群２２との半田付けが行われ
る。
るための鼓型の半田付は群３０が形成され、チップ部品
２４の電極と配線パターン群２２との半田付けが行われ
る。
このようにして、球状粉２３ａ、２３ｂ、２３ｃ、２３
ｄの自己復元力でチップ部品２４が上昇して鼓型の半田
付は群３０が形成される。この場合、回路基板Ｐｃの反
り、復元力の追従性が良好であり、さらにチップ部品２
４の傾きを生起せず平行度が高いマウントが作成される
。また、チップ部品２４の上昇時に機械的振動を生起せ
ず、このため鼓型の半田付は群３０のネックの破断を生
じない。また、パーケージ後の熱ストレスが回避される
。
ｄの自己復元力でチップ部品２４が上昇して鼓型の半田
付は群３０が形成される。この場合、回路基板Ｐｃの反
り、復元力の追従性が良好であり、さらにチップ部品２
４の傾きを生起せず平行度が高いマウントが作成される
。また、チップ部品２４の上昇時に機械的振動を生起せ
ず、このため鼓型の半田付は群３０のネックの破断を生
じない。また、パーケージ後の熱ストレスが回避される
。
なお、上記の実施例では球状粉２３ａ、２３ｂ、２３ｃ
、２３ｄを用いているが、これに限定されない０例えば
、シート状のＳｉエラストマーを用いてもよく、さらに
自己復元力を備えた耐熱性部材であればどのようなもの
でも良い。
、２３ｄを用いているが、これに限定されない０例えば
、シート状のＳｉエラストマーを用いてもよく、さらに
自己復元力を備えた耐熱性部材であればどのようなもの
でも良い。
以上のように、本発明の半田付は方法によれば、以下の
効果ないし利点を有している。すなわち、回路基板に自
己復元力を備えた部材が載置される過程と、前記回路基
板の配線パターンにソルダバンプが載置され、且つ対応
する位置に電極を有したチップ部品と前記部材が圧接さ
れるととも番こソルダバンプを熔解する過程と、ソルダ
バンプの熔解中にチップ部品の圧接を停止して、部材の
自己復元力でチップ部品が上昇し、チップ部品の電極間
と配線パターンとの間に半田付けが形成される過程とを
含む゛ことを特徴としている。
効果ないし利点を有している。すなわち、回路基板に自
己復元力を備えた部材が載置される過程と、前記回路基
板の配線パターンにソルダバンプが載置され、且つ対応
する位置に電極を有したチップ部品と前記部材が圧接さ
れるととも番こソルダバンプを熔解する過程と、ソルダ
バンプの熔解中にチップ部品の圧接を停止して、部材の
自己復元力でチップ部品が上昇し、チップ部品の電極間
と配線パターンとの間に半田付けが形成される過程とを
含む゛ことを特徴としている。
これにより、ソルダバンプを用いてチップＩＣ等が回路
基板の配線パターンに半田付けする際、その方法が簡素
化されるとともに、半田付は精度を向上させ、強固に半
田付けでき、品質が向上する。
基板の配線パターンに半田付けする際、その方法が簡素
化されるとともに、半田付は精度を向上させ、強固に半
田付けでき、品質が向上する。
第１図（ａ） （ｂ） （Ｃ） （ｄ）は本発明の半田
付は方法の一実施例を示す工程図、第２図（ａ）（ロ）
（Ｃ）は従来例の半田付は方法の説明に供される図であ
る。 ２２・・・配線パターン群、 ２３ａ、２３ｂ、２３ｃ、２３ｄ ・・・球状粉、 ４・・・チップ部品、 ６・・・グイコレット、 ８・・・ソルダバンプ群、 Ｏ・・・鼓型の半田付は群、 Ｃ・・・回路基板。 第１図 （ｏ） 第１図 （Ｃ） ↓ （ｂ） （ｄ） ↑
付は方法の一実施例を示す工程図、第２図（ａ）（ロ）
（Ｃ）は従来例の半田付は方法の説明に供される図であ
る。 ２２・・・配線パターン群、 ２３ａ、２３ｂ、２３ｃ、２３ｄ ・・・球状粉、 ４・・・チップ部品、 ６・・・グイコレット、 ８・・・ソルダバンプ群、 Ｏ・・・鼓型の半田付は群、 Ｃ・・・回路基板。 第１図 （ｏ） 第１図 （Ｃ） ↓ （ｂ） （ｄ） ↑
Claims (1)
- 【特許請求の範囲】 回路基板に自己復元力を備えた部材が載置される過程と
、 前記回路基板の配線パターンにソルダバンプが載置され
、且つ対応する位置に電極を有したチップ部品と前記部
材が圧接されるとともにソルダバンプを熔解する過程と
、 ソルダバンプの熔解中にチップ部品の圧接を停止して、
部材の自己復元力でチップ部品が上昇し、チップ部品の
電極間と配線パターンとの間に半田付けが形成される過
程と、 を含むことを特徴とする半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342302A JPH03201546A (ja) | 1989-12-28 | 1989-12-28 | 半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342302A JPH03201546A (ja) | 1989-12-28 | 1989-12-28 | 半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201546A true JPH03201546A (ja) | 1991-09-03 |
Family
ID=18352678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342302A Pending JPH03201546A (ja) | 1989-12-28 | 1989-12-28 | 半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2638267C1 (ru) * | 2017-01-09 | 2017-12-12 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Владимирский Государственный Университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) | Способ лазерной сварки внахлест листов конструкционной стали и сплавов алюминия |
-
1989
- 1989-12-28 JP JP1342302A patent/JPH03201546A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2638267C1 (ru) * | 2017-01-09 | 2017-12-12 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Владимирский Государственный Университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) | Способ лазерной сварки внахлест листов конструкционной стали и сплавов алюминия |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6182884B1 (en) | Method and apparatus for reworking ceramic ball grid array or ceramic column grid array on circuit cards | |
| US6365977B1 (en) | Insulating interposer between two electronic components and process thereof | |
| JP2002373967A (ja) | 半導体装置およびその製造方法 | |
| JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| JPH03201546A (ja) | 半田付け方法 | |
| JPH0312942A (ja) | 半導体装置の封止方法および半導体チップ | |
| JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP2002270645A (ja) | 半導体装置及びハンダ付け方法 | |
| JP2540788B2 (ja) | 半導体装置の実装構造及び方法 | |
| JPH10340906A (ja) | 表面実装型電子部品及びその製造方法並びにその実装方法 | |
| JP2007288075A (ja) | 半導体装置 | |
| JPH05129371A (ja) | 半導体装置の接続方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JPS5935439A (ja) | バンプ付リ−ドレスチツプキヤリアの基板搭載方法 | |
| JPH0888249A (ja) | フェイスダウンボンディング方法 | |
| JPH02235352A (ja) | 半導体装置の接続方法 | |
| JPH1074803A (ja) | 電子部品及びその実装方法 | |
| JPH0851178A (ja) | ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 | |
| JPH04268739A (ja) | 半導体装置の製造方法 | |
| JP2004140221A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04151844A (ja) | アウターリードボンディング装置 | |
| JPH05283475A (ja) | フリップチップの実装方法 | |
| JPH11121913A (ja) | プリント基板及び半田バンプの形成方法 |