JPH0320035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0320035A JPH0320035A JP15546389A JP15546389A JPH0320035A JP H0320035 A JPH0320035 A JP H0320035A JP 15546389 A JP15546389 A JP 15546389A JP 15546389 A JP15546389 A JP 15546389A JP H0320035 A JPH0320035 A JP H0320035A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- wiring
- film
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 11
- 239000010937 tungsten Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 239000012808 vapor phase Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は半導体装置の製造方法、特に、身層配線のコ
ンタクト形或方法に関するものである。
ンタクト形或方法に関するものである。
従来の技術
近年、ＬＳＩ素子の高集積化．高速化の進展にともなっ
て多層配線構造を備えたものが増えつつある。しかしな
がら、コンタクト窓の大きさも非常に小さくなり、配線
層間のコンタクト抵抗が高くなるという問題がある。コ
ンタクト抵抗が高い場合、半導体装置の特性が劣化した
り、故障に至ることがある。
て多層配線構造を備えたものが増えつつある。しかしな
がら、コンタクト窓の大きさも非常に小さくなり、配線
層間のコンタクト抵抗が高くなるという問題がある。コ
ンタクト抵抗が高い場合、半導体装置の特性が劣化した
り、故障に至ることがある。
初めに、従来技術の一例として、ＡｌＱ層配線形成方法
について、第２図ａｘｄを参照して詳細に説明する。尚
、簡明化のため、図にはＡｌＱ層配線部分のみを示し、
あえてトランジスター領域の断面は示していない。
について、第２図ａｘｄを参照して詳細に説明する。尚
、簡明化のため、図にはＡｌＱ層配線部分のみを示し、
あえてトランジスター領域の断面は示していない。
図に示すように、筐ず、シリコン基板１上に第１の層間
絶縁膜として、酸化ケイ素膜２を形成し、コンタクト窓
を開孔（図には示されていない）した後、下層Ａｌ配線
３を形或する〔第２図ａ］。
絶縁膜として、酸化ケイ素膜２を形成し、コンタクト窓
を開孔（図には示されていない）した後、下層Ａｌ配線
３を形或する〔第２図ａ］。
この後、Ａｌ２層配線間の第２の層間絶縁膜として酸化
ケイ素膜４を被着する〔第２図ｂ〕。次に、ホトレジス
ト５をマスクにして異方性エッチング技術を用いて所定
の個所にコンタクト窓６を開孔する〔第２図Ｃ〕。続い
て、ホトレジスト６をエッチング除去した後、上層Ａｌ
配線８を形或してＡｌ２層配線が完或する〔第２図ｄ〕
。
ケイ素膜４を被着する〔第２図ｂ〕。次に、ホトレジス
ト５をマスクにして異方性エッチング技術を用いて所定
の個所にコンタクト窓６を開孔する〔第２図Ｃ〕。続い
て、ホトレジスト６をエッチング除去した後、上層Ａｌ
配線８を形或してＡｌ２層配線が完或する〔第２図ｄ〕
。
発明が解決しようとする課題
このようにして行なわれる半導体装置の製造方面積が小
さく、コンタクト抵抗が増大するという問題がある。一
方、コンタクト窓６が下層Ａｌ配線３および上層Ａｌ配
ｍ８の線幅よう大きい場合、下層Ａｌ配線３と上層Ａｌ
配線８はコンタクト窓ｅ内に位置する下層Ａｌ配線３の
上部表面以外に下層ＡＩ配線３の側壁とも接触するため
、接触面積は増加するが、上層ＡＩ配線８をドライエッ
チング技術によって形或するとき、コンタクト窓６内の
下層Ａｌ配線３の接触部以外の領域をもエッチングする
ことになシ、下層Ａｌ配線３が断線することがある。
さく、コンタクト抵抗が増大するという問題がある。一
方、コンタクト窓６が下層Ａｌ配線３および上層Ａｌ配
ｍ８の線幅よう大きい場合、下層Ａｌ配線３と上層Ａｌ
配線８はコンタクト窓ｅ内に位置する下層Ａｌ配線３の
上部表面以外に下層ＡＩ配線３の側壁とも接触するため
、接触面積は増加するが、上層ＡＩ配線８をドライエッ
チング技術によって形或するとき、コンタクト窓６内の
下層Ａｌ配線３の接触部以外の領域をもエッチングする
ことになシ、下層Ａｌ配線３が断線することがある。
本発明は上記問題を解決するもので、上下に位置する配
線の接触面積を増大してコンタクト抵抗の低減を図るこ
とはもちろん、上層の配線をドライエッチング技術によ
って形或しても下層配線の断線を防止できる半導体装置
の製造方法を提供することを目的とするものである。
線の接触面積を増大してコンタクト抵抗の低減を図るこ
とはもちろん、上層の配線をドライエッチング技術によ
って形或しても下層配線の断線を防止できる半導体装置
の製造方法を提供することを目的とするものである。
課題を解決するための手段
上記問題を解決するために本発明は、上下の導電層のコ
ンタクト部分より大きいコンタクト窓を開孔し、かつこ
のコンタクト窓内の下層の導電層の上部表面および側壁
にタングステン膜を形或するものである。
ンタクト部分より大きいコンタクト窓を開孔し、かつこ
のコンタクト窓内の下層の導電層の上部表面および側壁
にタングステン膜を形或するものである。
作 用
上記構或により、下層の導電層と上層の導電層の接触面
積は増大し、１た、上層の導電層形成のためのドライエ
ッチング時にはコンタクト窓内のタングステン層が下層
の導電層のエッチングマスクとなるため、下層の導電層
の断線も防止される。
積は増大し、１た、上層の導電層形成のためのドライエ
ッチング時にはコンタクト窓内のタングステン層が下層
の導電層のエッチングマスクとなるため、下層の導電層
の断線も防止される。
実施例
以下本発明の一実施例を図面に基づいて説明する。第１
図は本発明の一実施例の半導体装置の製造方法の工程断
面図であシ、これを用いて説明する。なか、簡明化のた
めＡｌ２層配線部分のみを示す。
図は本発明の一実施例の半導体装置の製造方法の工程断
面図であシ、これを用いて説明する。なか、簡明化のた
めＡｌ２層配線部分のみを示す。
図に示すように、まず、シリコン基板１上に、ＭＯＳ型
半導体装置の構成要素として、所定のＬ（！）ＣｏＳ酸
化膜．ゲート酸化膜．多結晶シリコンゲート，ソース・
ドレイン拡散層．これらを＞＞う層間絶縁膜（酸化ケイ
素膜）２およびコンタクト窓を形成（図には示されてい
ない）した後、下層Ａｌ配線３を形或する〔第１図ａ〕
。この後、ＡｌＱ層配線間の層間絶縁膜として酸化ケイ
素膜４を被着する〔第１図ｂ〕。次に、ホトレジスト５
をマスクにして前記酸化ケイ素膜４をエッチングし、所
定の個所にコンタクト窓６を開孔する。
半導体装置の構成要素として、所定のＬ（！）ＣｏＳ酸
化膜．ゲート酸化膜．多結晶シリコンゲート，ソース・
ドレイン拡散層．これらを＞＞う層間絶縁膜（酸化ケイ
素膜）２およびコンタクト窓を形成（図には示されてい
ない）した後、下層Ａｌ配線３を形或する〔第１図ａ〕
。この後、ＡｌＱ層配線間の層間絶縁膜として酸化ケイ
素膜４を被着する〔第１図ｂ〕。次に、ホトレジスト５
をマスクにして前記酸化ケイ素膜４をエッチングし、所
定の個所にコンタクト窓６を開孔する。
尚、この時、コンタクト窓ｅは下層Ａｌ配線３と上層Ａ
ｌｌ配線の接触部分より大きくし、コンタクト窓ｅ内に
かいて下層ＡＪ配線３の側壁が露出する〔第１図Ｃ〕。
ｌｌ配線の接触部分より大きくし、コンタクト窓ｅ内に
かいて下層ＡＪ配線３の側壁が露出する〔第１図Ｃ〕。
続いて、ホトレジスト６をエッチング除去した後、例え
ば、ＷＦ６／Ｈ２混会ガスを用いてコンタクト窓ｅ内の
下層ＡＩ配線３の上部表面かよび側壁にタングステン膜
７を選択的に戒長ずる〔第１図ｄ〕。この後、上層ＡＩ
！膜を蒸着シ、ホトレジストをマスクにして塩素系ガス
を用いてＡｌエッチングを施し上層Ａｌ配線８を形威し
て完威する〔第１図ｅ〕。
ば、ＷＦ６／Ｈ２混会ガスを用いてコンタクト窓ｅ内の
下層ＡＩ配線３の上部表面かよび側壁にタングステン膜
７を選択的に戒長ずる〔第１図ｄ〕。この後、上層ＡＩ
！膜を蒸着シ、ホトレジストをマスクにして塩素系ガス
を用いてＡｌエッチングを施し上層Ａｌ配線８を形威し
て完威する〔第１図ｅ〕。
本実施例によれば、コンタクト窓６の大きさが従来構造
のものよりも大きいため、タングステン膜７を介しての
下層Ａｌ配線３と上層Ａｌ配線８の接触面積が増大する
。さらに、下層Ａｌ配線３の側壁も接触面積の増加に寄
与するため、コンタクト抵抗は従来よりも大幅に減少す
る。一方、上層Ａｇ配線８を塩素系ガスを用い九ドライ
エッチング技術によって形成するときは、タングステン
膜７が下ｍＡｌ配線３のエッチングマスクとなるため、
下層Ａｌ配線３が断線することを防止できる。
のものよりも大きいため、タングステン膜７を介しての
下層Ａｌ配線３と上層Ａｌ配線８の接触面積が増大する
。さらに、下層Ａｌ配線３の側壁も接触面積の増加に寄
与するため、コンタクト抵抗は従来よりも大幅に減少す
る。一方、上層Ａｇ配線８を塩素系ガスを用い九ドライ
エッチング技術によって形成するときは、タングステン
膜７が下ｍＡｌ配線３のエッチングマスクとなるため、
下層Ａｌ配線３が断線することを防止できる。
なお、本実施例ではＡｌ多層配線について説明したが、
たとえば、ポリシリコンあるいはシリコン化合物の多層
配線の場合も、コンタクト窓内のポリシリコンあるいは
シリコン化合物にタングステン膜を選択戊長ずることに
よ９、同様の効果が期待できることは明らかである。
たとえば、ポリシリコンあるいはシリコン化合物の多層
配線の場合も、コンタクト窓内のポリシリコンあるいは
シリコン化合物にタングステン膜を選択戊長ずることに
よ９、同様の効果が期待できることは明らかである。
発明の効果
以上説明したように、本発明によれば上下に位置する配
線の接触面積を増大してコンタクト抵抗の低減を図れ、
かつ、下層配線の断線も防止できるという極めて優れた
効果を奏す。
線の接触面積を増大してコンタクト抵抗の低減を図れ、
かつ、下層配線の断線も防止できるという極めて優れた
効果を奏す。
第１図は本発明の一実施例を説明するための製造工程を
示す断面図、第２図は従来技術を説明するための製造工
程を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化ケイ
素膜、３・・・・・・下層Ａｌ配線、４・・・・・・酸
化ケイ素膜、６・・・・・・ホトレジスト、６・・・・
・・コンタクト窓、７・・・・・・タングステン膜、８
・・・・・・上層Ａｌ配線。
示す断面図、第２図は従来技術を説明するための製造工
程を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化ケイ
素膜、３・・・・・・下層Ａｌ配線、４・・・・・・酸
化ケイ素膜、６・・・・・・ホトレジスト、６・・・・
・・コンタクト窓、７・・・・・・タングステン膜、８
・・・・・・上層Ａｌ配線。
Claims (1)
- 半導体基板上に設けた下層の導電層上に絶縁膜を形成す
る工程と、前記絶縁膜に前記下層導電層と上層導電層と
のコンタクト部分より大きいコンタクト窓を開孔する工
程と、前記コンタクト窓内に露出した前記下層導電層の
上部表面および側壁にタングステン膜を気相成長する工
程と、前記タングステン膜を介して上層導電層を形成す
る工程をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15546389A JPH0320035A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15546389A JPH0320035A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0320035A true JPH0320035A (ja) | 1991-01-29 |
Family
ID=15606602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15546389A Pending JPH0320035A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0320035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141423A (ja) * | 2004-11-16 | 2006-06-08 | Rikuwa Seiko Kk | カーテン係止用具 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63269546A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-06-16 JP JP15546389A patent/JPH0320035A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63269546A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141423A (ja) * | 2004-11-16 | 2006-06-08 | Rikuwa Seiko Kk | カーテン係止用具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614098B1 (en) | Semiconductor devices and fabrication thereof | |
| US5719071A (en) | Method of forming a landing pad sturcture in an integrated circuit | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| EP0517368B1 (en) | Local interconnect for integrated circuits | |
| JPH04211134A (ja) | 集積回路及びその製造方法 | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JPH0582661A (ja) | 自己整合型コンタクト構成体及びその製造方法 | |
| KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| JPH06204225A (ja) | ボイドを有するプレーナコンタクト | |
| US6372641B1 (en) | Method of forming self-aligned via structure | |
| JP2534429B2 (ja) | ゲルマニウム層を有する局部相互接続及びその製造方法 | |
| JPH0320035A (ja) | 半導体装置の製造方法 | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| JPH11340322A (ja) | 半導体装置およびその製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 |