JPH0318214B2 - - Google Patents

Info

Publication number
JPH0318214B2
JPH0318214B2 JP58111413A JP11141383A JPH0318214B2 JP H0318214 B2 JPH0318214 B2 JP H0318214B2 JP 58111413 A JP58111413 A JP 58111413A JP 11141383 A JP11141383 A JP 11141383A JP H0318214 B2 JPH0318214 B2 JP H0318214B2
Authority
JP
Japan
Prior art keywords
program
address
overlay
memory address
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58111413A
Other languages
English (en)
Other versions
JPS603764A (ja
Inventor
Hiroshi Kadota
Kohei Fukuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58111413A priority Critical patent/JPS603764A/ja
Publication of JPS603764A publication Critical patent/JPS603764A/ja
Publication of JPH0318214B2 publication Critical patent/JPH0318214B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプログラム内蔵製品におけるプログラ
ムの実行状態を記録(トレース)する方式に関
し、特にプログラム実行メモリ内の複数のオーバ
レイ・エリアに対して特定多数のプログラム・モ
ジユールが任意にオーバレイされる所謂動的オー
バレイ構造を有するプログラムを内蔵する製品に
最適なプログラム実行状態トレース方式に関す
る。
〔発明の背景〕
従来、プログラム内蔵製品において、プログラ
ムの実行済みとなつた部分を分量的に把握する技
術は、以下に示す方式に限定されていた。
(1) オーバレイ機能を持たない固定プログラムの
トレースを行う方式 (2) オーバレイを有するプログラムについては、
各オーバレイ・エリアの上限、下限アドレスお
よびフアイル・メモリの上限、下限アドレスを
プログラムのオーバレイ・エリアでの実行とし
て認識するためのテーブルとして登録してお
き、実行アドレスをこのテーブルの登録アドレ
スと比較することにより、オーバレイ・エリア
でのプログラム実行を認識してトレースする方
式 しかし、これらの方式の場合、前者はオーバレ
イを有するプログラムについてのトレースが不可
能であり、後者についてはオーバレイされるエリ
アの数およびプログラム・モジユール数が多くな
ると登録が繁雑になり、また動的オーバレイ構造
に対して効果を持たなかつた。さらに、オーバレ
イ・エリア内の一部をオーバラツプして使用する
ような構造を有するプログラムについて全く対処
することができなかつた。
〔発明の目的〕
本発明の目的は、プログラム内蔵製品のプログ
ラム実行状態トレース方式において、動的なプロ
グラム・オーバレイの発生に対してオーバレイさ
れるエリアの構造、オーバレイ対象プログラム・
モジユールの数に制約に受けることなく、プログ
ラムの実行結果をトレースするための方式を提供
することにある。
〔発明の概要〕
本発明の特徴は、各プログラム・モジユール対
応にエントリを有し、該エントリに該当プログラ
ム・モジユールの大きさ、プログラム実行メモ
リ・アドレス及びトレース用メモリ・アドレスを
格納した変換テーブルと、プログラム実行メモリ
のオートバレイ・エリアにオーバレイされたプロ
グラム・モジユールのプログラム実行メモリ・ア
ドレスとトレース用メモリ・アドレスとの対応を
示す変換バツフアとを用意し、プログラム・オー
バレイ動作の発生時に実行される特定命令で示さ
れるプログラム・モジユール識別情報により前記
変換テーブルの該当エントリをポイントして、オ
ーバレイされたプログラム・モジユールの大き
さ、プログラム実行メモリ・アドレス及びトレー
ス用メモリ・アドレスを入手し、前記変換バツフ
アに該オーバレイされたプログラム・モジユール
のプログラム実行メモリ・アドレスとトレース用
メモリ・アドレスとの対応を展開して、その後、
実行される命令のプログラム実行メモリ・アドレ
スを前記変換バツフアで対応するトレース用メモ
リ・アドレスに変換し、該トレース用メモリ・ア
ドレスで指示されるトレース用メモリ内の該当番
地に前記命令の実行を示すデータを記録すること
により、オーバレイされるエリアの構造、オーバ
レイ対象モジユールの数に制約を受けることな
く、動的オーバレイ構造を有するプログラムの実
行状態のトレースを可能にするものである。
〔発明の実施例〕
第1図は本発明の一実施例のブロツク図であ
る。第1図において、ブロツク100はプログラ
ム内蔵製品であり、フアイル・メモリ1とプログ
ラム実行メモリ2とプロセツサ(例えばマイクロ
プロセツサなど)3で構成されている。フアイ
ル・メモリ1には常駐プログラムと多数のオーバ
レイ・プログム・モジユールがあり、常駐プログ
ラムはプログラム実行メモリ2の常駐エリアに常
駐されるが、オーバレイ・プログラム・モジユー
ルはプログラム実行メモリ2のオーバレイ・エリ
アに必要に応じてロードされて用いられる。この
オーバレイ・プログラム・モジユールは、任意の
時刻においてプログラム実行メモリ2内の任意の
オーバレイ・エリアで任意のオーバレイ・モジユ
ールが実行されるプログラム構造を有しており、
これを動的オーバレイ構造と称している。
プログラム・オーバレイ動作の発生時、オーバ
レイを認識するための命令(以下、OUT命令と
称す)が実行される。このOUT命令は、マイク
ロプロセツサに接続されいる入出力装置に出力動
作を行う場合に発行するのが一般的な使われ方で
ある。第2図はOUT命令のフオーマツト例で、
命令コード、PORT番号、データ部により構成
される。これのPORT番号の特定の値をオーバ
レイ動作の実行を示す値として割当て、データ部
でオーバレイするプログラム・モジユールの識別
番号(ID# )を指定する。
第1図の実施例では、上記プログラム・オーバ
レイ動作の発生時に実行されるOUT命令を検出
して、その命令で示されるオーバレイ・プログラ
ム・モジユール識別番号から変換テーブルを索引
することにより、オーバレイの発生により変化す
るプログラム構造に対処するためのプログラム実
行メモリ・アドレスとトレース用メモリ・アドレ
スを関連づける変換バツフアを作成し、これによ
りオーバレイ・プログラムの実行を各々のモジユ
ールの実行アドレスとして正確にトレースするこ
とを可能にしている。以下、第1図におけるプロ
グラム内蔵製品100以外の各ブロツクについて
説明する。
第1図のブロツク4はプロセツサ3で実行され
た命令がOUT命令か否か判別する命令デコード
回路であり、5はOUT命令が判別された時、オ
ーバレイ・プログラム・モジユール識別番号
(ID# )を検出するID# 検出回路、6はOUT命
令以外の命令の場合、その命令アドレス(プログ
ラム実行メモリ・アドレス)をセツトする命令ア
ドレス・レジスタである。7はプログラム内蔵製
品100のプログラムがオーバレイ構造を持つか
否かを指示する制御レジスタであり、該オーバレ
イ構造の有無を示すデータはパス113を通して外
部から設定するものとする。
ブロツク8はオーバレイされるプログラム・モ
ジユールに対応したエトリ数を持つ変換テーブル
であり、各エントリは当該プログラム・モジユー
ルの大きさ、プログラム実行メモリ・アドレス、
トレース用メモリ・アドレスから構成される。こ
こでは、該テーブル8の内容はパス116を通じて
外部記憶装置あるいは手操作によりトレース実施
前に予め登録しておくものとする。第3図は変換
テーブル8の詳細を示したもので、が当該エン
トリのオーバレイ・プログラム・モジユールの大
きさ、が該オーバレイ・プログラムの実行メモ
リ・アドレス、が該オーバレイ・プログラムに
割当てられたトレース用メモリ・アドレスであ
る。オーバレイ・プログラム・モジユールの大き
さは、オーバレイするプログラム・モジユール
大きさをモジユールの分割限界値“モジユラス
n”で割つた値とし、n値はプログラムの構造に
より任意に設定可能とする。ここで、プログラ
ム・モジユール分割限界値はオーバレイされるプ
ログラム・モジユールの主としてローテイング・
アドレスから、そのモジユールを分割するための
最大値で、例えばモジユールが256バイト境界に
ロードされる場合は、最大値256となる。オーバ
レイ・プログラム実モジユール実行メモリ・アド
レスは、オーバレイ・モジユールがプログラム
内蔵製品内のプログラム実行メモリ2で実行され
る(プログラム実行メモリ2のオーバレイ・エリ
アにロードされる)先頭アドレスを示し、このア
ドレスにより後述する変換バツフア10のエント
リをポイントする。トレース用メモリ・アドレス
は、オーバレイ・プログラム・モジユールに対
応したトレース用メモリ・アドレスの先頭を示
し、このアドレス・データをのオーバレイ・モ
ジユールの大きさで示す値だけ変換バツフア10
に格納する。ただし、変換バツフア10の複数エ
ントリに格納する場合は、トレース用メモリ・ア
ドレスをモジユラスnづつ加算しながら格納す
る。
第1図に戻り、ブロツク9は変換テーブル/変
換バツフア制御回路であり、プログラム・モジユ
ールがオーバレイされた場合、オーバレイ・モジ
ユール識別番号(ID# )から変換テーブル8の
該当エントリをポイントし、このエントリ内のオ
ーバレイ・モジユール実行メモリ・アドレスか
ら変換バツフア10のエントリをポイントし、ト
レース用メモリ・アドレスの内容を変換バツフ
ア10に格納する。この時、変換バツフア10の
幾つのエントリに格納するかはオーバレイ・モジ
ユールの大きさで示した値により決定する。一
方、プログラムがオーバレイ構造を持たない場合
は、パス102を通して送られてきたID# は無効と
し、変換テーブル8の参照、変換バツフア10へ
の登録は行わない。
ブロツク10は変換バツフアで、第4図はその詳
細を示したものである。変換バツフア10はプロ
グラム実行メモリ容量のすべてをカバーするだけ
のエントリを有し、各々のエントリはプログラム
実行メモリ2とプログラム・モジユール分割限界
値単位(例えば256ドツト)で対応している。第
4図に示すように、変換バツフア10の各エント
リにはトレース用メモリ・アドレスが格納され
る。ただし、このアドレスはオーバレイ・プログ
ラム・モジユールの分割限界値“モジユラスn”
で割つた値とする。この変換バツフア10のすべ
てのエントリは、プログラム実行メモリ・アドレ
スと同一のトレース用メモリ・アドレスで初期設
定され、動的オーバレイ発生時、制御回路9によ
り該当エントリの内容が変換テーブル8のトレー
ス用メモリ・アドレスの内容で、オーバレイ・
モジユールの大きさだけ書替えられることにな
る。
ブロツク11はアドレス変換回路を示す。このア
ドレス変換回路11では、命令アドレスをインデ
ツクス部と変位部に分け、プログラムがオーバレ
イ構造を持つ場合、命令アドレスのインデツクス
部で変換バツフア10の該当エントリをポイント
し、そのエントリのデータをトレース用メモリ・
アドレス・レジスタ12の上位にセツトし、プロ
グラムがオーバレイ構造を持たない場合は、命令
アドレスのインデツクス部をそのままトレース用
メモリ・アドレス・レジスタ12の上位にセツト
する。トレース用メモリ・アドレス・レジスタ1
2の下位には、命令アドレスの変位部をそのまま
セツトする。命令アドレスのインデツクス部と変
位部の境界は変換バツフア10のエントリと関連
があり、この境界の値“モジユラスn”は先のプ
ログラム・モジユールのの分割限界値とし、変換
バツフア10のエントリ数および変換テーブル8
のデータとして示されるプログラム・モジユール
の大きさとは次の関係となる。
変換バツフアのエントリ数=変換テーブルのエ
ントリで示すプログラム・モジユールの大きさ=
プログラム実行エリアの容量/分割限界値(モジユラス
n) ブロツク13はトレース用メモリ制御回路、14
はトレース用メモリである。トレース用メモリ1
4は、フアイル・メモリ1にあるすべてのプログ
ラム・モジユールの実行状態をそれぞれトレース
するだけの容量があり、フアイル・メモリ1の各
プログラム・モジユールと該トレース用メモリ1
4内のトレース・エリアとの対応は変換テーブル
8で示され、該当プログラム・モジユールの各命
令(命令アドレス)とトレース・エリアの各番地
との対応は変換バツフア10で示される。トレー
ス用メモリ14の各番地は1ビツトからなり、ト
レース用メモリ制御回路13の制御により、命令
の実行に対してトレース用メモリ14の該当番地
に“1”が書き込まれるとする。
次に第1図の全体の動作を説明する。プロセツ
サ3で実行された命令はバス101を通つて命令
デコード回路4に入る。命令デコード回路4で
は、該命令がOUT命令か否かチエツクし、OUT
命令の場合は、そのデータ部で示すオーバレイ・
プログラム・モジユール識別番号(ID# )がID
# 検出回路5で検出される。ID# 検出回路5で
検出されたID# はパス102を通つて変換テーブ
ル/変換バツフア制御回路9に入る。変換テーブ
ル/変換バツフア制御回路9は、パス114を通し
て制御レジスタ7の内容を読み、該制御レジスタ
7にプログラムがオーバレイ構造を持たないとい
うデータが設定されている場合は、パス102を通
して送られてきたID# は無効とし、変換テーブ
ル8の参照、変換バツフア10への登録は行わな
い。つまり、OUT命令はプロセツサに接続され
ている入出力装置に出力動作を行う場合に発行す
るのが一般的であり、制御レジスタ7の内容をチ
エツクすることで、OUT命令が発行された場合、
それがオーバレイ動作を示すOUT命令か否か判
別するのである。
制御レジスタ7にオーバレイ構造を持つという
データが設定されている場合、変換テーブル/変
換バツフア制御回路9は、入力したID# をもと
にパス104を通して変換テーブル8の該当エント
リをポイントし、そのエントリに格納されている
オーバレイ・プログラム・モジユールの大きさ
、オーバレイ・プログラム・モジユール実行メ
モリ・アドレス、トレース用メモリ・アドレス
をパス105を通して入力する。そして、該変換
テーブル/変換バツフア制御回路9では、変換テ
ーブル8から入力したエントリのオーバレイ・プ
ログラム・モジユール実行メモリ・アドレスか
ら変換バツフア10の該当エントリをポイント
し、該エントリから始まるM個(M=1、2……
m)のエントリにパス106を通して、オーバレイ
されたプログラム・モジユールの大きさ分()
だけトレース用メモリ・アドレスO1()、O2
+モジユラスn)、……Oo(+モジユラスn×
(m−1)を格納する。これで、プログラム実行
メモリ2の或るオーバレイ・エリアに新しくオー
バレイされたプログラム・モジユールに対し、そ
のプログラム実行メモリ・アドレスとトレース用
メモリ・アドレスの反応の変換バツフア10への
登録が終了する。なお、常駐プログラムに対する
プログラム実行メモリ・アドレスとトレース用メ
モリ・アドレスとの対応は、変換バツフア10の
すべてのエントリにプログラム実行メモリ・アド
レスと同一のトレース用メモリ・アドレスを初期
設定することでとられており、以後、それが変更
することはない。
プロセツサ3で命令が実行され、命令デコード
回路4でオーバレイ動作を示すOUT命令ではな
いことを検出すると、その都度、該当命令の実行
メモリ・アドレス(命令アドレス)が命令アドレ
ス・レジスタ6に設定される。これは、例えば命
令デコード回路4がプロセツサ3からパス101を
通して命令に先立つてそのフエツチ・アドレスを
入力しておき、OUT命令でないことを検出した
時、入力しておいた命令フエツチ・アドレスを命
令アドレス・レジスタ6に転送することで実現す
る。アドレス変換回路11は、命令アドレス・レ
ジスタ6に設定された命令アドレスをパス103を
通して入力し、プログラム・モジユール分割限界
値(モジユラスn)をポイントに当該命令アドレ
スをインデツクス部と変位部に分ける。モジユラ
スnによるインデツクス部と変位部の分割は変換
バツフア10のエレメント数を決定するものであ
り、装置内におけるn値の設定は任意である。
制御レジスタ7の内容はパス115を通してアド
レス変換回路11にも与えられている。アドレス
変換回路11では、制御レジスタ7にプログラム
がオーバレイ構造を持たないというデータが設定
されている場合は、命令アドレスのインデツクス
部をパス108を通してトレース用メモリ・アドレ
ス・レジスタ12の上位にそのまゝセツトする。
又、制御レジスタ7にオーバレイ構造を持つとい
うデータが設定されている場合は、命令アドレス
のインデツクス部をパス10を通して変換バツフア
10に入力し、該インデツクス部で変換バツフア
10の該当エントリをポイントし、該エントリの
内容をパス109を通してトレース用メモリ・アド
レス・レジスタ12の上位にセツトする。トレー
ス用メモリ・アドレス・レジスタ12の下位には
命令アドレスの変位部をパス110を通してセツト
する。トレース用メモリ・アドレス・レジスタ1
2の内容はパス111によつてトレース用メモリ制
御回路13に入力される。トレース用メモリ制御
回路13では、トレース用メモリ・アドレス・レ
ジスタ12で示されるトレース用メモリ14の該
当番地に、パス112を通して論理“1”を書き込
む。トレース用メモリ14はフアイル・メモリ1
にあるすべてのプログラム・モジユールをカバー
するだけの容量があり、該フアイル・メモリ1に
ある常駐プログラムあるいはオーバレイ・プログ
ラム・モジユールの任意命令がプロセツサ3で実
行される毎に、トレース用メモリ14の該当番地
に“1”が書き込まれていく。したがつて、トレ
ース用メモリ14の内容を読み出すことにより、
フアイル・メモリ1のプログラム・モジユールが
動的にオーバレイされる場合でも、各プログラ
ム・モジユール対応に実行/末実行部分を定量的
に把握することができる。
本実施例においては、動的オーバレイの実行を
特定のPORT番号を持つOUT命令により認識す
る方式としたが、命令デコード回路4で動的オー
バレイの実行を認識できるのであれば、他の命令
コードを用いる方式であつてもよい。また、本実
施例においては、動的オーバレイ構造を有するプ
ログラムの場合は、プログラム実行メモリ・アド
レスとトレース用メモリ・アドレスは、非オーバ
レイ・エリア(常駐エリア)を含めすべてアドレ
ス変換する方式としたが、オーバレイ・エリアと
非オーバレイ・エリアを認識し、非オーバレイ・
エリアについては非アドレス変換によりトレース
用メモリ・アドレスを求める方式であつてもよ
い。
更に本実施例においては、プログラム・オーバ
レイ動作の発生時に実行されるOUT命令のID#
で変換テーブル8をポイントして、オーバレイさ
れたプログラム・モジユールの大きさ、オーバレ
イ・プログラム実行メモリ・アドレス、トレース
用メモリ・アドレスを入手するとしたが、これら
のデータはオーバレイ動作時、プロセツサ3から
入手するようにしてもよく、その場合には変換テ
ーブル8は不用である。
〔発明の効果〕
以上の説明から明らかな如く、本発明によれ
ば、次のような効果が得られる。
(1) 動的オーバレイを有するプログラムに対処す
ることが可能である。またオーバレイの発生に
対しても外部から意識することなく、自動的か
つ高速に対応できるため、プログラムの実行状
態のトレースを被トレース製品内蔵プログラム
の実動作時間で採取することが可能である。
(2) 従来、対応が困難とされていた、多オーバレ
イ面数、多オーバレイ・プログラム・モジユー
ルあるいはオーバレイ・エリアがオーバラツプ
している構造等を有する複雑なプログラムに関
しても対応可能である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図はオーバレイの発生時に実行されるOUT
命令のフオーマツト例を示す図、第3図は変換テ
ーブルの詳細を示す図、第4図は変換バツフアの
詳細を示す図である。 1……フアイル・メモリ、2……プログラム実
行メモリ、3……プロセツサ、4……命令デコー
ド回路、5……ID# 検出回路、6……命令アド
レス・レジスタ、7……制御レジスタ、8……変
換テーブル、9……変換テーブル/変換バツフア
制御回路、10……変換バツフア、11……アド
レス変換回路、12……トレース用メモリ・アド
レス・レジスタ、13……トレース用メモリ制御
回路、14……トレース用メモリ。

Claims (1)

  1. 【特許請求の範囲】 1 プログラム実行メモリにオーバレイ・エリア
    を有し、前記オーバレイ・エリアに対して複数の
    プログラム・モジユールから任意のプログラム・
    モジユールをオーバレイして実行するプログラム
    内蔵製品におけるプログラムの実行状態をトレー
    スする方式であつて、 内蔵されている複数のプログラム・モジユール
    全体をマツピングする構成のトレース用メモリ
    と、 各プログラム・モジユール対応にエントリを有
    し、該エントリに該当プログラム・モジユールの
    大きさ、プログラム実行メモリ・アドレス及びト
    レース用メモリ、アドレスを格納した変換テーブ
    ルと、 プログラム実行メモリのオーバレイ・エリアに
    オーバレイされたプログラム・モジユールのプロ
    グラム実行メモリ・アドレスとトレース用メモ
    リ・アドレスとの対応を示す変換バツフアと、 プログラム・オーバレイ動作の発生時に実行さ
    れる特定命令で示されるプログラム・モジユール
    識別情報により前記変換テーブルの該当エントリ
    をポイントして、オーバレイされたプログラム・
    モジユールの大きさ、プログラム実行メモリ・ア
    ドレス及びトレース用メモリ・アドレスを入手
    し、前記変換バツフアに該オーバレイされたプロ
    グラム・モジユールのプログラム実行メモリ・ア
    ドレスとトレース用メモリ・アドレスとの対応を
    展開する制御手段とを設け、 実行された命令のプログラム実行メモリ・アド
    レスを前記変換バツフアで対応するトレース用メ
    モリ・アドレスに変換し、該トレース用メモリ・
    アドレスで指示されるトレース用メモリ内の該当
    番地に前記命令の実行を示すデータを記録するこ
    とを特徴とするプログラムの実行状態トレース方
    式。
JP58111413A 1983-06-21 1983-06-21 プログラムの実行状態トレ−ス方式 Granted JPS603764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58111413A JPS603764A (ja) 1983-06-21 1983-06-21 プログラムの実行状態トレ−ス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58111413A JPS603764A (ja) 1983-06-21 1983-06-21 プログラムの実行状態トレ−ス方式

Publications (2)

Publication Number Publication Date
JPS603764A JPS603764A (ja) 1985-01-10
JPH0318214B2 true JPH0318214B2 (ja) 1991-03-12

Family

ID=14560531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58111413A Granted JPS603764A (ja) 1983-06-21 1983-06-21 プログラムの実行状態トレ−ス方式

Country Status (1)

Country Link
JP (1) JPS603764A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4642999B2 (ja) * 2000-12-28 2011-03-02 東芝Itコントロールシステム株式会社 エレベータ運転制御装置
JP4716669B2 (ja) * 2004-05-12 2011-07-06 東芝エレベータ株式会社 エレベータの運転制御装置
JP4748194B2 (ja) * 2008-09-03 2011-08-17 三菱電機株式会社 エレベータの制御装置及び制御方法

Also Published As

Publication number Publication date
JPS603764A (ja) 1985-01-10

Similar Documents

Publication Publication Date Title
EP0213843B1 (en) Digital processor control
US4495575A (en) Information processing apparatus for virtual storage control system
US4641277A (en) System for detecting access to storage
KR920004279B1 (ko) 포인터레지스터를 구비한 마이크로프로세서
JPH0318214B2 (ja)
JPH0776932B2 (ja) デ−タ伝送方式
US5197141A (en) Software controlled method of issuing hardware control commands to memory controller from prefetch unit by combining request code and address specified in program instructions
KR890002777A (ko) 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법
JP2540959B2 (ja) 情報処理装置
JP3130798B2 (ja) バス転送装置
JP3149575B2 (ja) インサ−キット・エミュレ−タ
JP2509981B2 (ja) 仮想記憶制御装置
JP2727947B2 (ja) アドレストレース方式
JP2570846B2 (ja) 先取り制御ユニット
JPS6252334B2 (ja)
JPS6218065B2 (ja)
JPS60129868A (ja) メモリ・システム
JPS6125168B2 (ja)
JPS59127154A (ja) 電子計算機用命令解読装置
JPS6218064B2 (ja)
JPH0417464B2 (ja)
JPH02139635A (ja) エラー処理方式
JPS6224341A (ja) アドレス変換方式
JPH0113142B2 (ja)
JPS5622281A (en) Buffer memory control system