JPH0317472Y2 - - Google Patents

Info

Publication number
JPH0317472Y2
JPH0317472Y2 JP1981095568U JP9556881U JPH0317472Y2 JP H0317472 Y2 JPH0317472 Y2 JP H0317472Y2 JP 1981095568 U JP1981095568 U JP 1981095568U JP 9556881 U JP9556881 U JP 9556881U JP H0317472 Y2 JPH0317472 Y2 JP H0317472Y2
Authority
JP
Japan
Prior art keywords
circuit
level
electronic circuit
turned
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981095568U
Other languages
English (en)
Other versions
JPS58524U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9556881U priority Critical patent/JPS58524U/ja
Publication of JPS58524U publication Critical patent/JPS58524U/ja
Application granted granted Critical
Publication of JPH0317472Y2 publication Critical patent/JPH0317472Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は、入力信号が正常であつても、立上が
りに時間がかかるために電源投入時に動作が不安
定になる回路を含む電子機器の、電源投入時の誤
動作を防止する誤動作防止回路に関し、特に前記
電子機器がレベルの異なる2種類の動作制御信号
によつて動作が規制されるような場合の電源投入
時における誤動作を防止する回路に関する。
例えば、この種の電子機器は第5図に示すよう
に、第1の動作制御信号SG1が論理ローレベルで
動作する第1の電子回路部11と、第2の動作制
御信号SG2が論理ハイレベルで動作する第2の電
子回路部12とによつて構成されている。このう
ち、第1の電子回路部11は判定部13a、出力
部14aを有しており、第1の電子回路部11に
供給される第1の動作制御信号SG1のレベル判定
を判定部13aで行い、所定レベル以下になつた
場合に出力部14aから出力が行われ、所望の動
作が行われるように設定されている。同様に、第
2の電子回路部12は判定部13b、出力部14
bを有しており、第2の電子回路部12に供給さ
れる第2の動作制御信号SG2のレベル判定を判定
部13bで行い、所定レベル以上になつた場合に
出力部14bから出力が行われる様に設定されて
いる。
しかし、これらの電子機器内の判定部13a,
13bは電源投入時と同時に正常動作を行う事が
できる回路であるが、出力部14a,14bは安
定出力が出力可能になるまでに電源投入後から所
定時間を要する回路である。従つて、たとえ入力
信号は安定していても、入力信号から得られた動
作制御信号を判定部13a,13bで正常に判定
を行つても、電源投入直後は出力部14a,14
bの出力が安定していないため、電源投入直後か
ら一定時間が経過するまでは、誤動作を起こすこ
とがあつた。
本考案は上記実情に鑑みてなされたもので、入
力信号が安定しているにもかかわらず、電源投入
時に立上がりが遅いことにより、電子機器の動作
が不安定になることにより起こる誤動作を防止す
る誤動作防止回路を提供するものである。
以下、本考案に関わる誤動作防止回路について
添付図面を参照し、詳細に説明する。
第1図は、入力信号が安定していても、電源投
入時に立上がりが不安定になつてしまう電子機器
1に対して配設された本考案に係わる誤動作防止
回路の一実施例を示すものである。この誤動作防
止回路は抵抗R1及びコンデンサC1からなる第1
の回路8と、抵抗R2及びコンデンサC2からなる
第2の回路9とによつて構成される。ここでは、
前記電子機器1の構成に関しては説明が重複する
ので省略する。
第1図において、入力端子5及び入力端子6は
第1のゲート回路2に接続され、この第1のゲー
ト回路2は誤動作防止回路の第1の回路8を介し
て、電子機器1の第1の電子回路部11に接続さ
れている。また、入力端子6は、入力端子7とと
もに第2のゲート回路3にも接続されており、こ
の第2のゲート回路3は、誤動作防止回路の第2
の回路9を介して、電子機器1の第2の電子回路
部12に接続されている。ここで、第2の回路9
のコンデンサC2の一端は接地されている。
次に、動作について第3図のタイミングチヤー
トを参照して説明する。まず、電源投入以前につ
いての動作について説明する。
入力端子5および入力端子7から2値化された
入力信号が入力され、さらに入力端子6から動作
指令をするために加えられる指令信号が第1のゲ
ート回路2及び第2のゲート回路3に、入力され
ている。この入力信号及び指令信号は既に安定化
している2値化された信号である。しかし、この
場合は、第1及び第2のゲート回路2,3は動作
を行つておらず、またコンデンサC1,C2は共に
未充電の状態にあるため、電子機器1に供給され
る第1の動作制御信号SG1及び第2の動作制御信
号SG2は、第1および第2のゲート回路2,3の
入力に係わらずローレベルである。また、電子機
器1も、動作を行つていないため、出力は発生し
ない。
次に、電源投入時についての動作について説明
する。ここでは、電源投入の時刻をt1、第1の電
子回路部11の最高動作レベルをM1、第2の電
子回路部12の最低動作レベルをM2として説明
する。
電源投入により、電子機器1の第1の電子回路
部11及び第2の電子回路部12はそれぞれ動作
を始める。電子機器1では二つの動作制御信号
SG1,SG2のレベルに応じてそれぞれの判定部1
3a,13bで出力部14a,14bの出力を行
うか否かの判定を行うが、出力部14a,14b
は立上がりに時間がかかり、電源投入後はすぐに
は出力が安定していないため、電源投入時におい
ては、入力信号が動作状態を示すレベルの場合、
まだ安定していない出力が行われ、誤動作の原因
になる。
このため、電源投入と同時に第1の回路8のコ
ンデンサC1に電圧+V1が印加することにより、
第1の動作制御信号SG1は第1の回路8の作用に
より、時刻t1において急激に立上がつて論理ハイ
レベルとなる。一方、第2の動作制御信号SG2
第2の回路9の作用により、立上がりが押さえら
れる。従つて、電源投入時においては第1の動作
制御信号SG1は常に第1の電子回路部11の最高
動作レベルM1より高いレベルになり、第2の動
作制御信号SG2は常に第2の電子回路部12の最
低動作レベルM2よりも低くなる。
さらに、電源投入後の動作について説明する。
第1のゲート回路2の出力がローレベルを示す様
な入力が行われる時には、第1の動作制御信号
SG1は、電源投入時に急激に立上がつて論理ハイ
レベルとなつた後、第1の回路8のコンデンサ
C1および抵抗R1によつて決定される時定数に従
つて徐々に論理ローレベルに立下がる。(第3図
a参照) また、第1のゲート回路2の出力がハイレベル
を示す様な入力が行われる時にも同様に、電源投
入時に、前記第1の動作制御信号SG1が急激に立
上がつて論理ハイレベルとなり、以後ハイレベル
を示す。
従つて、第1の動作制御信号SG1は、時刻t2
はじめて第1の電子回路部11の最高動作レベル
M1より低レベルとなり、第1の電子回路部11
が完全動作状態となる。ここで、第1の回路8の
時定数は第1の電子回路部11の出力部14aが
電源投入後の安定状態になる時間より、t2の方が
後になるように設定されている。
一方、第2の動作制御信号SG2については、第
2のゲート回路3の出力がハイレベルを示す様な
入力が行われる時には、電源投入時からコンデン
サC2及び抵抗R2によつて決定される時定数に従
つて徐々に論理ハイレベルに立上がる。(第3図
b参照) また、第2のゲート回路3の出力がローレベル
を示す様な入力が行われるときには、第2の動作
制御信号SG2は、ローレベルのままである。
従つて、第2の動作制御信号SG2は、時刻t2
はじめて第2の電子回路部12の最低動作レベル
M2より高レベルとなり、第2の電子回路部12
が完全動作状態となる。ここで、第2の回路9の
時定数は第2の電子回路部12の出力部14bが
電源投入後の安定状態になる時間より、t2の方が
後になるように設定している。
この様に、誤動作防止回路の第1の回路8及び
第2の回路9を設けることにより、第1のゲート
回路2及び第2のゲート回路3の入力がどの様な
場合であつても、電源投入時t1からt2の間では、
必ず第1の動作制御信号SG1は最高動作レベル
M1より高レベル、第2の動作制御信号SG2は最
低動作レベルM2より低レベルとなる。このため、
第1の電子回路部11及び第2の電子回路部12
の双方とも出力部14a,14bから出力が行わ
れない。従つて、電子機器1が電源投入時に非安
定状態になつているために起こる誤動作を完全に
防止することができる。
なお、前記第1の電子回路部11および第2の
電子回路部12を動作指令するために前記ゲート
回路2及び3に加えられる指令信号は必ずしも電
源の投入と同時に印加されるものではないが、こ
の誤動作防止回路の電源投入時における第1の動
作制御信号SG1及び第2の動作制御信号SG2の論
理レベルは前記ゲート回路2及び3への印加信号
とは無関係にそれぞれハイレベル及びローレベル
となるため、電子回路部11および第2の電子回
路部12に対する安全は確保される。
第2図は本考案に係る誤動作防止回路の他の実
施例を示すもので、電子回路としてウインドコン
パレータ4に適用した例を示す。
すなわち、この実施例における誤動作防止回路
は抵抗R4,R5およびコンデンサC3からなる第1
の回路と抵抗R3,R4およびコンデンサC5からな
る第2の回路とによつて構成され、これら第1の
回路および第2の回路を介してウインドコンパレ
ータ4へ判定基準電圧E1およびE2を与える。
また第2図において、上記第1の回路および第
2の回路に加えられる電圧+V2はウインドコン
パレータ4への電源(図示せず)の投入と同時に
印加される電圧である。
この誤動作防止回路およびウインドコンパレー
タ4の動作を第4図aおよびbに示す。
すなわち、第4図において時刻t3に電源が投入
されたとするとウインドコンパレータ4の上限判
定基準電圧E1は瞬時にして印加電圧+V2の電位
まで立上り、以後第1の回路の抵抗R4,R5およ
びコンデンサC3によつて決定される時定数に従
つて序々に降下し、最終的に上記抵抗R3,R4
よびR5によつて決定される所定の電位に落着く。
また下限判定基準電圧E2は、上記電源の投入と
同時に第2の回路の抵抗R3,R4およびコンデン
サC5によつて決定される時定数に従つて序々に
上昇し、最終的に上記抵抗R3,R4,R5によつて
決定される所定の電位に落着く。したがつて、第
4図aに示すような信号SG3がこのウインドコン
パレータ4に入力されたとしても、電源投入後上
記時定数に係る時間においては判定範囲が広げら
れ不用意な判定がなされないで済む。なお、この
ウインドコンパレータ4の判定出力SG4が第4図
bに示すような2値信号として出力されることは
周知の通りである。
この実施例においても、ウインドコンパレータ
4が電源投入以後安定状態となるまでの時間を充
分確保できるように上記第1の回路および第2の
回路の各時定数を設定することにより該ウインド
コンパレータ4の電源投入時における誤動作を完
全に防止することができる。
なお、このようなウインドコンパレータに対し
て本考案を適用する場合、第2図および第4図に
示した例とは逆に、上限判定基準電圧E1に対し
て積分特性を、また下限判定基準電圧E2に対し
て微分特性をそれぞれもたせるように構成しても
よい。すなわち上記判定基準電圧の過渡特性は入
力信号SG3の性質に応じて適宜に設定することが
できる。
また、上述した2つの実施例においてはいずれ
も2つの異なるレベルの動作信号(電圧)に対し
てそれぞれ微分特性と積分特性とを与えたもので
あるが、たとえこの動作電圧がより多くの異なる
レベルを有するものであつたとしても同様に本考
案に係る誤動作防止回路に適用することができ
る。
以上説明したように、本考案に係わる誤動作防
止回路によれば、安定した入力信号を印加しても
電源投入時には動作が非安定になつてしまう電子
機器の誤動作を完全に防止することができる。
【図面の簡単な説明】
第1図は本考案に係わる誤動作防止回路の一実
施例を示す図、第2図は本考案に係わる誤動作防
止回路の他の実施例を示す図、第3図及び第4図
はそれぞれ第1図及び第2図に示した誤動作防止
回路の動作を示すタイミングチヤート、第5図は
電子機器の詳細を示す図である。 1……電子機器、2,3……ゲート回路、4…
…ウインドコンパレータ、5,6,7……入力端
子、8……第1の回路、9……第2の回路、11
……第1の電子回路部、12……第2の電子回路
部、13a,13b……判定部、14a,14b
……出力部、C1,C2,C3,C5……コンデンサ、
R1,R2,R3,R4,R5……抵抗。

Claims (1)

  1. 【実用新案登録請求の範囲】 入力される第1の動作制御信号のレベルが所定
    の最高動作レベルより低い場合にのみ動作を行う
    第1の電子回路部と、 入力される第2の動作制御信号レベルが所定の
    最低動作レベルより高い場合にのみ動作を行う第
    2の電子回路部との2種類の電子回路部から構成
    される電子機器の誤動作防止回路において、 前記第1の動作制御信号を前記第1の電子回路
    部が電源投入後、安定状態になるまで前記第1の
    電子回路部の最高動作レベルより高くする様に微
    分特性を与える第1の回路と、 前記第2の動作制御信号を前記第2の電子回路
    部が電源投入後安定状態になるまで前記第2の電
    子回路部の最低動作レベルより低くする様に積分
    特性を与える第2の回路とを具備することを特徴
    とする誤動作防止回路。
JP9556881U 1981-06-26 1981-06-26 誤動作防止回路 Granted JPS58524U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9556881U JPS58524U (ja) 1981-06-26 1981-06-26 誤動作防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9556881U JPS58524U (ja) 1981-06-26 1981-06-26 誤動作防止回路

Publications (2)

Publication Number Publication Date
JPS58524U JPS58524U (ja) 1983-01-05
JPH0317472Y2 true JPH0317472Y2 (ja) 1991-04-12

Family

ID=29890468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9556881U Granted JPS58524U (ja) 1981-06-26 1981-06-26 誤動作防止回路

Country Status (1)

Country Link
JP (1) JPS58524U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS422278Y1 (ja) * 1964-09-18 1967-02-10

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS422278Y1 (ja) * 1964-09-18 1967-02-10

Also Published As

Publication number Publication date
JPS58524U (ja) 1983-01-05

Similar Documents

Publication Publication Date Title
JP4550336B2 (ja) 電圧を監視するための制御装置の回路配置
KR870001255Y1 (ko) 마이크로컴퓨우터의 전원공급회로
EP0426663B1 (en) Apparatus for defined switching of a microcomputer to standby mode
JPH0133843B2 (ja)
US6160392A (en) Start-up circuit for voltage reference generator
JP2001127594A (ja) ラッチ回路
JPH0317472Y2 (ja)
JPS6113250B2 (ja)
JPS6334487B2 (ja)
JP2587705Y2 (ja) Cpuリセット回路及びこれを用いた熱線式検知器
JPS6318180Y2 (ja)
JP3009236B2 (ja) デバイスの活性保守方式
JPH01256480A (ja) エレベータの制御装置
JP2939610B2 (ja) 暖房便座用制御装置
KR900008032Y1 (ko) 순간정전시 마이크로 컴퓨터의 에러방지 회로
JP3021222B2 (ja) 安定化電源回路
JPH0670021U (ja) リセット回路
JP3096569B2 (ja) 電源電圧検出回路
JPH0521366B2 (ja)
JP2775088B2 (ja) 異常検出装置
KR0138061Y1 (ko) 일정 전압 공급 회로
JPH0686119U (ja) Acc検知回路
JPH02201618A (ja) システムリセット回路
JPS5952327A (ja) マイクロコンピユ−タのリセツト回路
JPH0746298B2 (ja) リセツト回路