JPH03173144A - ボンデング用基板とボンデング用無電解金メッキ - Google Patents

ボンデング用基板とボンデング用無電解金メッキ

Info

Publication number
JPH03173144A
JPH03173144A JP1312619A JP31261989A JPH03173144A JP H03173144 A JPH03173144 A JP H03173144A JP 1312619 A JP1312619 A JP 1312619A JP 31261989 A JP31261989 A JP 31261989A JP H03173144 A JPH03173144 A JP H03173144A
Authority
JP
Japan
Prior art keywords
gold
bonding
plating
electroless
gold plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1312619A
Other languages
English (en)
Inventor
Takatsugu Komatsu
隆次 小松
Yasuo Shimojima
下島 康保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSUKADA RIKEN KOGYO KK
Nihon Micron Co Ltd
Original Assignee
TSUKADA RIKEN KOGYO KK
Nihon Micron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TSUKADA RIKEN KOGYO KK, Nihon Micron Co Ltd filed Critical TSUKADA RIKEN KOGYO KK
Priority to JP1312619A priority Critical patent/JPH03173144A/ja
Publication of JPH03173144A publication Critical patent/JPH03173144A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の目的は、プリント配線基板上にICチップをの
せ、ICとプリント配線基板の回路とを電気的に接続す
るためワイヤボンデングを行う方法として、現在我国で
最も多く使用されている熱圧着法ワイヤボンデングの一
方法であるサーモUS法(超音波熱圧着ワイヤボンデン
グ法)を用いて、ボンデングするのに必要な熱圧着用の
金メッキ(0,3μ以上の高純度金メッキ)を無電解金
メッキを用いて付けることにある。
現在IC組立のワイヤボンデングとして、熱圧着接合法
と超音波接合法の二つの方法がある。
熱圧着法は、ICと基板をあらかじめボンデングできる
温度(金ワイヤを用いる場合300℃〜400°C)に
加熱して、この熱と圧力によって金ワイヤを溶着させる
もので、古くからICの組立てに用いられてきた。
熱圧着の改良方法としてサーモしS法があるが、熱圧着
法、サーモUS法共に、電気トーチか、水素トーチを用
いて金線を切断し、切断時に切断個所にできる金の玉を
くわえて、ICのボンデング用端子に押し付けて熱圧着
するので両方共にネールヘッドボンデング(熱圧着ボン
デング)と呼ばれている。
サーモUS法は基板の温度をある程度(リードフレーム
やセラミックでは200’C〜300℃程度、プリント
配線基板では120℃〜200℃程度)に上げておいて
、ボンデングの時に超音波を兼用することによって、こ
の予熱温度に超音波の振動摩擦熱が加って極部的に金線
を熱圧着できる温度(300°C〜400℃)まで上昇
させて、熱圧着させるもので、接合の機構は熱圧着法と
同じである。
サーモしS法は熱と圧力のみでボンデングする方法に比
して予熱温度が低くてよいので基板やICの熱による影
響をおさえることができ、超音波法に比してボンデング
のスピードが非常に早(、金線のボンデングの信頼性が
高いなどの理由で、現在我国のICのワイヤボンデング
にはほとんど熱圧着の改良方法であるサーモUS法が用
いられている。
このサーモUS法で銅ワイヤやアルミワイヤを用いるに
は、アルゴン等の不活性ガスを必要とするため、はとん
ど金ワイヤが用いられている。
超音波接合法(超音波ボンデング法)は別名ウエツヂボ
ンデングとも言われ、超音波の振動を用いて、金属と金
属をこすり合せることによって接合するもので、(超音
波のみでは金を熱圧着できる温度まで上げることはでき
ない)ネールヘッドボンデングとはその接合の機構が異
るものである。
超音波接合法はボンデングのスピードが遅(、アルミ線
を用いる場合が多いので東南アジアでは用いられている
が、我国ではパワーIC、パワートランジスターやサー
マルヘッドの組立て等には用いられているが、ICの組
立用ボンデングとしては使用例が少ない。
超音波接合法を用いる場合、ワイヤと接合する相手金属
との硬度が近い方がよい。ワイヤの硬度が低いと超音波
によってワイヤのみがつぶれてしまい、接合の相手とな
るニッケルやアルミの酸化被膜を破って変形させ安定し
た接合を得ることができない。ワイヤのみがあまりに硬
い場合には、相手金属のみが変形してしまって、ワイヤ
の酸化被膜を破って変形させることができないので、や
はり安定した接合を得ることができない。金ワイヤは酸
化被膜はできないが硬度が低過ぎる。
ICの接合端子が一般にアルミが多いので、超音波接合
法には一般にアルミワイヤが用いられている。
超音波法では金メッキを施さな(でもニッケルメッキに
アルミ線を直接に接合することができる。金メッキを用
いるのは防錆のためで、ニッケルメッキ等の酸化被膜の
成長を押えて、ボンデング性の劣化を防止するもので、
ニッケルメッキのみではボンデングができないと言うも
のではな(、金メッキが無しで酸化が進んでも、超音波
を強くし、時間を少し長(すれば、充分にボンデングが
できるという程度のものである。したがって金メッキの
厚さは薄くて(0,1μ以下)も良く、この程度のメッ
キ厚は、従来から市販の無電解金メッキ液でも充分に付
けることのできる厚さであり、電解メッキとともに用い
られてきた。
これに対して、金線を用いたネールヘッドボンデングで
は、金線と基板との接合は金と金とが熱と圧力によって
溶着するもので、金メッキは大変重要な要因であり、金
メッキが無ければボンデングできないし、金メッキが0
.3μ以下の場合は、信頼性の高いボンデングを安定し
て行うことができない。
従来ネールヘッドボンデングには99.99%以上の高
純度で厚さ0.3以上の電解金メッキか銀メッキ(銀は
マイグレーションが発生するのでプリント基板のボンデ
ング用には用いられていない)が用いられてきた。
無電解メッキには置換法と還元法があるが、置換法によ
る金メッキは下地のニッケルメッキが溶けだすことによ
って金が置きかわって析出する機構なので、金がニッケ
ルの表面を覆ってしまうと、ニッケルが溶けだすことが
できなくなるので、金を厚(付けることができない。安
定して付けられる金メッキ厚は0.1μ程度で、無理し
ても0.2μ以下のメッキ厚しか付けることができない
金のメッキ厚が0.2μ以下では、金メッキを付けたば
かりではボンデングすることができても、時間が経過す
るとボンデング性が悪くなる。
還元法を用いて金の無電解メッキを行う場合、金メッキ
液の安定性が悪く、短時間で金が自己析出してしまい、
膜厚のコントロールが難しく、液の更新頻度が多いので
コスト高となるため、今までネールヘッドボンデング用
として、無電解金メッキが実用に至らなかった。
本発明では置換法と還元法を組合せることによって上記
の問題点を解決して厚さ0.3μ以上のネールヘッドボ
ンデング用金メッキを安定して付けることを可能とした
ものである。
置換作用によってニッケル表面に薄い(0,05μ程度
)金メッキ被膜を形成し、この置換によって析出した金
を自己触媒にして還元作用を用いて金メッキを付けると
、還元作用のみでニッケルメッキ上に金メッキを付ける
場合に比して還元剤の量を大巾(10分の1程度)に押
えることができるので、金が還元剤によって自己析出す
るのを防止することができるので、−ケ月以上の長期間
安定してメッキ液を使用できる。
PH7以下としたのは、無電解金メッキ液がアルカリ側
にあると、無電解金メッキ液中にシアン等の化学的に強
い薬品と、メッキ作業温度が通常90°C〜100°C
と高いので、エポキシ等の樹脂がアルカリに弱いため、
銅回路上のソルダーレジストがメッキ液におかされてし
まうが、PH7以下の酸性域でメッキを行うと、レジス
トがおかされずにメッキを付けることができるためであ
る。
以上、置換・還元作用を合せ持つPH7以下の無電解メ
ッキ液によって、厚さ0.3μ以上金メッキを安定して
付けることができた。
実施例 銅回路形成後ソルダーレジストを印刷し、無電解ニッケ
ルを5μ付けたものに、無電解金メッキ液液組成シアン
金カリウム     5g#’ クエン酸ソーダー    15g#’ 塩化アンモン      20g/1 次亜リン酸ソーダー    1g#’ チオ尿素        0.1 g/ 1上記の金メ
ッキに対して金ワイヤを用いてサーモUS法でボンデン
グを行ったボンデング強度NαINα2Nα3Nα4N
α5平均 8.5g  8.7g  9.4g  8.8g  9
.3g  8.9gネールヘッド用ボンデング金メッキ
が無電解金メッキで可能となると、電解メッキを行うた
めのメッキリードが不要となり、パターン密度を上げる
ことができる。
メッキリードの断線、ショート等による不良を減すこと
ができる。
メッキ厚が電解メッキより均一の為、金の使用量を少な
くすることができる。
多層板等でメッキリードの引廻しが困難で今までICチ
ップをのせることが不可能だった基板にも、ICチップ
をのせることができるなど、その効用は大なるものがあ
る。
なおこの無電解金メッキをセラミックやガラス基板のネ
ールヘッドボンデング用金メッキとしても利用できるこ
とはもちろんである。
【図面の簡単な説明】
第一図、パターン形成したボンデング金メッキ前の基板
。 第二図、無電解金メッキした基板の断面図。 第三図、ICチップをのせ基板にネールヘッドボンデン
グした断面図。 符号 1、ソルダーレジスト2.ボンデング端子回路3.タイ
パット4、基材(有機絶縁材料)5.ニッケルメッキ 
6.置換無電解金メッキ 7.還元無電解金メッキ 8
. I Cチップ 9.金ワイヤ 10.ネールヘッド
第一図 第二図 第三図

Claims (3)

    【特許請求の範囲】
  1. (1)回路形成したプリント配線基板のボンデング用端
    子部に無電解ニッケルを施した後に、無電解金を用いて
    0.3μ以上の熱圧着用の金メッキを施した、ネールヘ
    ッドボンデング(熱圧着ボンデング)用プリント配線基
    板。
  2. (2)上記熱圧着ボンデング用金メッキに、置換と還元
    作用を同時に用い、PH7以下の酸性域で0.3μ以上
    のメッキ厚で金メッキを付けるメッキ方法。
  3. (3)上記無電解ニッケルメッキに、最初にリンを含む
    無電解ニッケルメッキを付け、その上にホウ素を含む無
    電解ニッケルメッキを付ける方法。
JP1312619A 1989-11-30 1989-11-30 ボンデング用基板とボンデング用無電解金メッキ Pending JPH03173144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1312619A JPH03173144A (ja) 1989-11-30 1989-11-30 ボンデング用基板とボンデング用無電解金メッキ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1312619A JPH03173144A (ja) 1989-11-30 1989-11-30 ボンデング用基板とボンデング用無電解金メッキ

Publications (1)

Publication Number Publication Date
JPH03173144A true JPH03173144A (ja) 1991-07-26

Family

ID=18031382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1312619A Pending JPH03173144A (ja) 1989-11-30 1989-11-30 ボンデング用基板とボンデング用無電解金メッキ

Country Status (1)

Country Link
JP (1) JPH03173144A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114071A (en) * 1977-03-17 1978-10-05 Tokyo Shibaura Electric Co Method of producing electronic part
JPS63128788A (ja) * 1986-11-19 1988-06-01 ソニー株式会社 回路基板の製法
JPS63255377A (ja) * 1987-04-09 1988-10-21 Seiko Instr & Electronics Ltd 透明導電膜パタ−ン上の金属電極層

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114071A (en) * 1977-03-17 1978-10-05 Tokyo Shibaura Electric Co Method of producing electronic part
JPS63128788A (ja) * 1986-11-19 1988-06-01 ソニー株式会社 回路基板の製法
JPS63255377A (ja) * 1987-04-09 1988-10-21 Seiko Instr & Electronics Ltd 透明導電膜パタ−ン上の金属電極層

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ

Similar Documents

Publication Publication Date Title
JP4168114B2 (ja) 金属−セラミックス接合体
US6653170B1 (en) Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP4811756B2 (ja) 金属−セラミックス接合回路基板の製造方法
US6440835B1 (en) Method of connecting a conductive trace to a semiconductor chip
KR20040086576A (ko) 반도체장치 및 그 제조방법
JPH10287994A (ja) ボンディング部のメッキ構造
JP2003051665A (ja) 電子部品の実装方法
KR20020036658A (ko) 전극형성방법 및 그에 이용되는 범프 전극 피형성체
JP2008042071A (ja) 無電解めっき方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
US6537851B1 (en) Method of connecting a bumped compliant conductive trace to a semiconductor chip
JPH03173144A (ja) ボンデング用基板とボンデング用無電解金メッキ
JP2650499B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3086086B2 (ja) 回路端子へのリードピンの接合方法
JP2908922B2 (ja) 半導体装置およびその製造方法
JPS5933851A (ja) 気密封止半導体容器
JPH11322455A (ja) セラミックス/金属接合体およびその製造方法
JPH06216505A (ja) プリント配線板への端子の接続方法
JP2003258161A (ja) 電子部品実装用配線基板
JPH06264284A (ja) 配線基板の形成方法
JP2009081382A (ja) 半導体装置の製造方法
TW388092B (en) Lead frame for multi-chip package and manufacturing method therefor
JPH06334090A (ja) 樹脂封止型半導体装置のリード構造およびその製造方法
JP3389712B2 (ja) Icチップのバンプ形成方法
JPH04127547A (ja) Lsi実装構造体