JPH03171738A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、自己整合技術を利用した微細構造の高性能バ
イポーラトランジスタとその製造方法に関する。

（従来の技術） 自己整合技術を利用した高性能バイポーラトランジスタ
として従来、第４図に示す構造（特公昭５５−２７４６
９号公報）や第５図に示す構造（　Ｉ　Ｓ　Ｓ　Ｃ　Ｃ
　８１　０１ｇ．Ｔｅｃｈ．Ｐａｐｃｒｓ．　１９８１
，ｐ．２１４）が知られている。これらの自己整合技術
を利用した高性能バイポーラトランジスタは、リソグラ
フ技術の最小寸法よりも微細な活性領域を実現できるた
め、寄生容量や寄生抵抗が小さく、高速動作が可能であ
る。反面、これらのバイポーラトランジスタの製造方法
は、工程数が多く、複雑であるという難点がある。とく
に外部ベース層の形成工程において、工程制御が難しい
。またこれら従来の構造は、エミッタ領域と外部ベース
領域が重なるリンク領域で内部ベース領域を流れないリ
ーク電流が存在する。さらに上記リンク領域でエミッタ
・ベース間耐圧が決定されるため、微細構造で十分な耐
圧を得ることが難しい。また従来の構造，製法では、エ
ミッタやベース領域に急峻な段差が形成されるものが多
く、大規模集積回路に適用した場合に多層配線の信頼性
にも難点がある。

（発明が解決しようとする課題） 以上のように従来の自己整合技術を利用したバイポーラ
トランジスタは、製造工程が複雑であり、構造上もエミ
ッタのリーク電流が多く、微細寸法で十分なエミッタ耐
圧を得ることがむずかしく、また集積回路用素子として
平坦性にも問題があった。

本発明は、この様な問題を解決したバイポーラトランジ
スタおよびその製造方法を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明に係るバイポーラトランジスタは、第１導電型の
コレクタ層を有する半導体基板のエミッタ形成領域にメ
サが形成され、このメサの側壁に絶縁膜が形成され、メ
サから所定距離離れた基板面にメサと自己整合されて形
成された分離用絶縁膜を有する。モしてメサと分離用絶
縁膜により挟まれた領域の基板面に第２導電型の外部ベ
ース層が形成され、メサの表面に第２導電型の内部ベー
ス層と第１導電型のエミッタ層が形成された構造を有す
る。

この様なバイポーラトランジスタを製造する本発明の方
法は、まず第１導電型のコレクタ層を有する半導体基板
のエミッタ形成領域にマスク材を形成し、基板をエッチ
ングしてエミッタ形成領域にメサを形成する。次いでメ
サの側壁に熱酸化膜を形成した後、前記メサの側壁に所
定厚みのスペーサ膜を形成する。その後基板を酸化して
分離用酸化膜を形成した後、スペーサ膜を除去し、前記
メサと分離用酸化膜に挟まれた領域の基板面を露出させ
る。そして第１層多結晶シリコン膜を堆積し、これに第
２導電型を与える不純物をドープする。その後第１層多
結晶シリコン膜のエミッタ形成領域上の部分を除去して
ベース電極を形成する。

ついでベース電極表面に熱酸化膜を形成すると同時に前
記ベース電極の不純物を基板に拡散させてメサ側部の基
板面に第２導電型の外部ベース層を形成する。続いて第
２導電型の不純物をイオン注入して前記メサの基板面に
第２導電型の内部ベース層を形成した後、前記メサの基
板面を露出させて、その基板面に第１導電型のエミッタ
層を形成する。

（作用） 本発明によるバイポーラトランジスタは、内部ベース層
およびエミッタ層が形成される領域がメサになっており
、メサ側壁には絶縁膜が形成されてその外側に外部ベー
ス層が形成されている。

したがってエミッタ層と外部ベース層との間はメサ側壁
の絶縁膜よって微小間隔をおいて分離されている。した
がってエミッタのリーク電流は小さいものとなる。また
メサに形成される内部ベース層とエミッタ層は、不純物
濃度分布が面内で均一になり、エミッタ層と外部ベース
層が完全に分離されていることと相俟って、高いエミッ
タ・ベース間耐圧が得られる。

また本発明の方法は工程が簡単であり、特にメサの周囲
にスベーサ膜を形成した状態でそのメサの外側に外部ベ
ース層を形戊するので、エミッタ層領域と外部ベース層
領域の間の距離がスベーサ膜の膜厚で自動的に決まり、
外部ベース層の形戊工程の制御性も優れている。またメ
サの周囲に、外部ベース層の拡散源となり、そのままベ
ース電極となる多結晶シリコン膜が埋め込まれるため、
全体として平坦性が優れた状態が得られる。

（実施例） 以下、本発明の実施例を図而を参照して説明する。

第１図は一実施例によるバイポーラトランジスタの構造
であり、第２図（ａ）〜（ｉ）はその製造工程である。

これを製造工程にしたがって説明すると、ｐ型シリコン
基板１にｎ１型コレクタ埋込み層２を形成した後、この
上にコレクタ層となるｎ型層３をエビタキシャル成長さ
せる（第２図（ａ））。その後表面に５０ｒｖの熱酸化
膜４を形成し、この上に１５０ｎｍのシリコン窒化膜５
をＣＶＤ法により堆積し、更に３００ｔｖのシリコン酸
化膜６をＣＶＤ法により堆積する。更にその表面にリソ
グラフィによって幅０．８μｍのフォトレジスト・パタ
ーン７を形成し、異方性ドライエッチングによって酸化
膜６，窒化膜５，酸化膜４を順次エッチングし、更にｎ
型層３を深さ３００ｎｌまでエッチングして、エミッタ
形成領域にメサ８を形成する（第２図（ｂ））。フォト
レジスト・パターン７を除去して、露出したメサ８の側
壁およびその周囲の基板面に熱酸化膜９を５０ｎｍ形成
した後、ＣＶＤ法によってシリコン窒化膜１０を３　０
　０　ｎｍ堆積する。そのご異方性ドライエッチングに
よってシリコン窒化膜１０をエッチングし、これをメサ
８の側壁にのみ残す。この状態で熱酸化を行って分離用
酸化膜１１を５　０　Ｏ　ｒ＋＋ｎ形成する（第２図（
Ｃ））。メサ８の側壁のシリコン窒化膜１０がスベーサ
となって、分離用酸化膜１１は図示のようにメサ８から
シリコン窒化膜１０の膜厚分だけ離れて形戊される。

その後、シリコン窒化８１０を除去し、その下の熱酸化
膜を除去して基板面を露出させ、ベース引き出し電極と
なる第１層多結晶シリコン膜１２を４　０　０　ｎｍ堆
積する（第２図（ｄ））。ついでフォトレジスト１３を
例えば２μｍ程度に厚く堆積し、これをメサ上部の第１
層多結晶シリコン膜１２が露出するまでエッチングして
、メサ周囲にフォトレジスト１３が埋め込まれた状態を
得る（第２図（ｅ））。モしてメザ８上の多結晶シリコ
ン膜１２をエッチング除去し、更にフォトレジスト１３
およびメサ８上のシリコン酸化膜６を除去する（第２図
（「））。その後多結晶シリコン膜１２にはボロンをイ
オン注入する。そしてベース引出し電極である多結晶シ
リコン膜１２の表面に２００■の熱酸化膜１４を形成し
、同時にこの熱工程で多結晶シリコン膜１２のボロンを
基板面に拡散させてｐ１型外部ベース層１３を形成する
（第２図（ｇ））。このとき外部ベース層１３の端部は
ほぼメサ８の側壁直下にくるように、或いはメサ８の領
域まで横方向に拡散するとしてもその拡散がせいぜい５
００入程度以下に止まるように、熱酸化の条件を選ぶ。

次いでメサ８の上部のシリコン窒化膜５および熱酸化膜
４を順次エッチング除去し、メサ８の基板面に改めて薄
い熱酸化膜を形成した状態てボロンをイオン注入してｐ
一型内部ベース層１５を形成する。その後メサ８の表面
酸化膜を除去した後、第２層多結晶シリコン膜］６を堆
積する（第２図（ｈ））。第２層多結晶シリコン膜１６
には砒素をイオン注入し、熱工程によってこの多結晶シ
リコン膜１６の砒素を拡散させてｎ型エミッタ層１７を
形成する。そして多結晶シリコン膜１６をエミッタ電極
形状にパターン形成した後、酸化膜１４にベース電極コ
ンタクト用の孔を開け、ｌ膜によりエミッタ電極１８，
ベース電極１９を形成する（第２図（１））。

コレクタ電極については図では省略したが、第５図と同
様にコレクタ取出し領域を設けてｎ＋型埋込み層２に達
するｎ＋型拡散層を形成し、これに１％極をコンタクト
させればよい。

この実施例によるバイポーラトランジスタは、内部ベー
ス層１５およびエミッタ層１７が形成される領域がメサ
８になっており、メサ８の側壁には熱酸化膜９が形成さ
れてその外側に外部ベース層１３が形成されている。し
たがってエミッタ層１７と外部ベース層１３との間はメ
サ側壁の酸化膜９よって微小間隔をおいて確実に電気的
に分離されている。この結果エミッタのリーク電流は小
さくなる。またメサ８に形成される内部ベース層１５と
エミッタ層１７は、不純物濃度分布が面内で均一であり
、エミッタ層１７と外部ベース層１３が完全に分離され
ていることと相俟って、高いエミッタ・ベース間耐圧が
得られる。

また実施例の製造工程は簡単であり、しかもエミッタ層
が形成される領域と外部ベース層領域の間の距離が酸化
膜の膜厚により規定されて自動的に決まり、外部ベース
層の形成工程の制御性も優れている。またメサの周囲に
は、外部ベース層ｌ３の拡散源となり、そのままベース
引出し電極となる多結晶シリコン膜１２が埋め込まれる
ため、平坦性にも優れており、集積回路に適用した時に
配線の信頼性が高いものとなる。

本発明は上記実施例に限られるものではない。

たとえば、最初に形成したメサの高さを後に適当な工程
で制御することは、より高速でかつ平坦性の良いのバイ
ポーラトランジスタを得る場合等に有効である。メサの
高さは、その側壁に絶縁膜を形成してこの絶縁膜の厚み
で外部ベース形成領域を決定するため重要であるが、平
坦性をより良くし、また狭いベース幅を得るためには、
余り高くないほうがよい。その様な場合はたとえば第２
図（ｈ）の工程で、多結晶シリコン［１６を堆積する前
にメサ８の表面を少しエッチングして高さを適当な値に
した後、多結晶シリコン膜１６を堆積する（第３図（ａ
））。これにより、内部ベース層１５およびエミッタ層
１７を浅く形成して、より高速性，平坦性に優れたバイ
ポーラトランジスタを得ることができる（第３図（ｂ）
）。

その他本発明はその趣旨を逸脱しない範囲で種々変形し
て実施することができる。

［発明の効果］ 以上のべたように本発明によれば、簡単な製造工程でベ
ース・エミッタが自己整合された、耐圧の高い、しかも
平坦性に優れたバイポーラトランジスタを得ることがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例によるバイポーラトランジス
タを示す断面図、 第２図（ａ）〜（１）はその製造工程を示す断面図、１
・・・ｐ型シリコン基板、２・・・ｎ１型コレクタ埋込
み層、３・・・ｎ型層（コレクタ層）、４・・・熱酸化
膜、５・・・ＣＶＤシリコン窒化膜、６・・・ＣＶＤシ
リコン酸化膜、７・・・フォトレジスト、８・・・メサ
、９・・・熱酸化膜、１０・・・ＣＶＤシリコン窒化膜
、１１・・・分離用酸化膜、１２・・・第１層多結晶シ
リコン膜、１３・・・フォトレジスト、１４・・・熱酸
化膜、１５・・・ｐ一型内部ベース層、１６・・・第２
層多結晶シリコン膜、１７・・・ｎ型エミッタ層、１８
・・・エミッタ電極、１９・・・ベース電極。

Claims (2)

【特許請求の範囲】
1. （１）第１導電型のコレクタ層を有する半導体基板に形
   成されたメサと、 このメサの側壁に形成された絶縁膜と、 前記メサから所定距離離れた基板面にメサと自己整合さ
   れて形成された分離用絶縁膜と、 前記メサと分離用絶縁膜により挟まれた領域の基板面に
   形成された第２導電型の外部ベース層と、前記メサの表
   面に形成された第２導電型の内部ベース層と、 この内部ベース層表面に形成された第１導電型のエミッ
   タ層と、 を備えたことを特徴とするバイポーラトランジスタ。
2. （２）第１導電型のコレクタ層を有する半導体基板のエ
   ミッタ形成領域にマスク材を形成し、基板をエッチング
   してエミッタ形成領域にメサを形成する工程と、 前記メサの側壁に熱酸化膜を形成した後、前記メサの側
   壁に所定厚みのスペーサ膜を形成する工程と、 前記基板を酸化して分離用酸化膜を形成する工程と、 前記スペーサ膜を除去し、前記メサと分離用酸化膜に挟
   まれた領域の基板面を露出させる工程と、第１層多結晶
   シリコン膜を堆積し、そのエミッタ形成領域上の部分を
   除去してベース引出し電極を形成する工程と、 前記ベース引出し電極表面に熱酸化膜を形成すると同時
   に前記ベース引出し電極に予めドープした不純物を基板
   に拡散させて前記メサ側部の基板面に第２導電型の外部
   ベース層を形成する工程と、第２導電型の不純物をイオ
   ン注入して前記メサの基板面に第２導電型の内部ベース
   層を形成する工程と、 前記メサの基板面を露出させて、その基板面に第１導電
   型のエミッタ層を形成する工程と、を備えたことを特徴
   とするバイポーラトランジスタの製造方法。