JPH03171631A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JPH03171631A JPH03171631A JP1309972A JP30997289A JPH03171631A JP H03171631 A JPH03171631 A JP H03171631A JP 1309972 A JP1309972 A JP 1309972A JP 30997289 A JP30997289 A JP 30997289A JP H03171631 A JPH03171631 A JP H03171631A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- melting point
- low melting
- bump
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000002844 melting Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000005494 condensation Effects 0.000 claims 1
- 238000009833 condensation Methods 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業の利用分野)
この発明は、半導体製造技術に係り、特に、そのバンプ
電極の形成方法に関する。
電極の形成方法に関する。
(従来の技術)
従来、バンプ電極の形成方法としては、第2図に示すよ
うに図示しない回路の構成された基板1上に金属電極2
、絶縁膜3、めっき電極となる金属膜4を順に形成し、
この金属膜4上にはレジスト膜5が形成される。そして
、このレジスト膜5は、まず金属電極2に対応する部分
が除去されて開口部5aが形威され、この開口部5aに
バンプ金属6がめっきにより形成される(同図(a)参
照)。次に、レジスト膜5の残りの部分が除去されてバ
ンプ金属6が露出され、金属膜4の余分な部分がエッチ
ング除去されてバンプ電極7が形威される(同図(b)
参照)。
うに図示しない回路の構成された基板1上に金属電極2
、絶縁膜3、めっき電極となる金属膜4を順に形成し、
この金属膜4上にはレジスト膜5が形成される。そして
、このレジスト膜5は、まず金属電極2に対応する部分
が除去されて開口部5aが形威され、この開口部5aに
バンプ金属6がめっきにより形成される(同図(a)参
照)。次に、レジスト膜5の残りの部分が除去されてバ
ンプ金属6が露出され、金属膜4の余分な部分がエッチ
ング除去されてバンプ電極7が形威される(同図(b)
参照)。
ところが、上記形成方法では、そのめっき工程において
、電界の強さが外部電極と基板1の接する点からめっき
の施される部分までの距離と共に、めっきパターンの形
状によって異なることにより、バンプ金属6の均一的な
形成が困難なために、形成したバンプ電極7が不均一と
なるという問題を有していた。これによると、パターン
が大きい場合には、バンプ電極7の不均一の許容範囲が
大きくなることで、大きな問題とならないが、高密度に
バンプ電極7を形成すると、その大きさが小さくなるこ
とにより、相対的なばらつきの許容範囲が小さくなるた
め、例えばテープキャリア上の電極と一括的にボンイン
グする際に、該テープキャリア上の電極に対応しなくな
り、接触不良を招くという不具合が生じる。
、電界の強さが外部電極と基板1の接する点からめっき
の施される部分までの距離と共に、めっきパターンの形
状によって異なることにより、バンプ金属6の均一的な
形成が困難なために、形成したバンプ電極7が不均一と
なるという問題を有していた。これによると、パターン
が大きい場合には、バンプ電極7の不均一の許容範囲が
大きくなることで、大きな問題とならないが、高密度に
バンプ電極7を形成すると、その大きさが小さくなるこ
とにより、相対的なばらつきの許容範囲が小さくなるた
め、例えばテープキャリア上の電極と一括的にボンイン
グする際に、該テープキャリア上の電極に対応しなくな
り、接触不良を招くという不具合が生じる。
また、これによると、バンプ電極7を一括でボンディン
グするのに強い力で接続した場合、回路の損傷を招く虞
も有する。
グするのに強い力で接続した場合、回路の損傷を招く虞
も有する。
(発明が解決しようとする課題)
以上述べたように、従来のバンプ電極の形成方法では、
均一な形成が困難なことにより、ボンディングの際に、
接触不良や、回路損傷を招くという問題を有していた。
均一な形成が困難なことにより、ボンディングの際に、
接触不良や、回路損傷を招くという問題を有していた。
この発明は上記の事情に鑑みてなされたもので、簡易な
構成で、形成寸法の均一化を促進し得るようにして、可
及的に接触不良の防止と共に、回路損傷の防止に寄与し
得るようにしたバンプ電極の形成方法を提供することを
目的とする。
構成で、形成寸法の均一化を促進し得るようにして、可
及的に接触不良の防止と共に、回路損傷の防止に寄与し
得るようにしたバンプ電極の形成方法を提供することを
目的とする。
[発明の構或]
(課題を解決するための手段)
この発明は、基板に設けられた電極金属及び絶縁膜上に
規定量の低融点金属膜を形成する第1の工程と、前記低
融点金属膜を、その融点以上の温度に加熱して溶融させ
、前記電極金属上に凝縮させてバンプ電極を形成する第
2の工程とを備えてバンプ電極を形成するように構成し
たものである。
規定量の低融点金属膜を形成する第1の工程と、前記低
融点金属膜を、その融点以上の温度に加熱して溶融させ
、前記電極金属上に凝縮させてバンプ電極を形成する第
2の工程とを備えてバンプ電極を形成するように構成し
たものである。
(作用)
上記構成によれば、バンプ電極は基板上の電極金属及び
絶縁膜上に形威した規定量の低融点金属を、その融点以
上に加熱して溶融し、それを凝縮させることにより、基
板の電極金属上に形成される。従って、バンプ電極の形
状寸法はレジストパターン及び低融点金属膜の膜厚を均
一に形成することにより、厳密な制御が可能となり、可
及的に均一な形成が容易となる。
絶縁膜上に形威した規定量の低融点金属を、その融点以
上に加熱して溶融し、それを凝縮させることにより、基
板の電極金属上に形成される。従って、バンプ電極の形
状寸法はレジストパターン及び低融点金属膜の膜厚を均
一に形成することにより、厳密な制御が可能となり、可
及的に均一な形成が容易となる。
(実施例)
以下、この発明の実施例について、図面を参照して詳細
に説明する。
に説明する。
第1図はこの発明の一実施例に係るバンプ電極の形成の
手順を示した工程図である。すなわち、基板10上には
図示しない回路の金属電極とじてAI電極11が形成さ
れ、このAI1@極11上にはS102等のの絶縁膜1
2が形成される(第1図(a)参照)。この絶縁膜l2
上にはレジスト膜13が形或された後、AI電極11に
対応して部分が除去される(同図(b)参照)。次に、
これらAI電極11、絶縁膜12及びレジスト813上
にはPd (200OA) Nj Cr(1000
A)等の金属膜14が、例えば蒸着法に形成され(同図
(C)参照)、その後、レジスト膜13が除去されてA
I電極11にコンタクトした金属膜14が形成される(
同図(d)参照)。
手順を示した工程図である。すなわち、基板10上には
図示しない回路の金属電極とじてAI電極11が形成さ
れ、このAI1@極11上にはS102等のの絶縁膜1
2が形成される(第1図(a)参照)。この絶縁膜l2
上にはレジスト膜13が形或された後、AI電極11に
対応して部分が除去される(同図(b)参照)。次に、
これらAI電極11、絶縁膜12及びレジスト813上
にはPd (200OA) Nj Cr(1000
A)等の金属膜14が、例えば蒸着法に形成され(同図
(C)参照)、その後、レジスト膜13が除去されてA
I電極11にコンタクトした金属膜14が形成される(
同図(d)参照)。
そして、この金属膜14を含む絶縁膜12上には、レジ
スト膜15が形成されて、その金属膜14に対応する部
分のレジスト膜15が除去され(同図(e)参照)、そ
のレジスト膜15を含む金属膜14及び絶縁膜12上に
、例えばAu80%、Sn 20%の割合による蒸着あ
るいはスバッタ法によりAu Snの合金の低融点金属
膜16が形成された後(同図(f)参照)、絶縁膜l2
上のレジスト膜15が除去され、同図(g)に示すよう
に金属膜11及び絶縁膜12上に規定量の低融点金属膜
16が形成される。
スト膜15が形成されて、その金属膜14に対応する部
分のレジスト膜15が除去され(同図(e)参照)、そ
のレジスト膜15を含む金属膜14及び絶縁膜12上に
、例えばAu80%、Sn 20%の割合による蒸着あ
るいはスバッタ法によりAu Snの合金の低融点金属
膜16が形成された後(同図(f)参照)、絶縁膜l2
上のレジスト膜15が除去され、同図(g)に示すよう
に金属膜11及び絶縁膜12上に規定量の低融点金属膜
16が形成される。
次に、上記低融点金属膜16の形成された基板10は、
図示しない加熱装置に導かれて、例えばN2、H2、A
rあるいは真空中等の非酸化性雰囲気において、低融点
金属膜16の融点以上の300°C程度の温度で、約1
0秒間熱処理が施される。ここで、低融点金属膜16は
溶融され、その後、表面張力により金属膜14上に凝縮
されて球状のバンプ電極17を形成する(同図(h)参
照)。
図示しない加熱装置に導かれて、例えばN2、H2、A
rあるいは真空中等の非酸化性雰囲気において、低融点
金属膜16の融点以上の300°C程度の温度で、約1
0秒間熱処理が施される。ここで、低融点金属膜16は
溶融され、その後、表面張力により金属膜14上に凝縮
されて球状のバンプ電極17を形成する(同図(h)参
照)。
このように、上記バンプ電極の形成方法は、基板10上
のAI電極11及び絶縁膜12上に金属膜14を介して
形成した規定量の低融点金属膜15を、その融点以上に
加熱して溶融し、それを凝縮させることにより、Al電
極11上に対応した球状のバンプ電極17を形成するよ
うに構威した。これによれば、バンプ電極17の形状寸
法のうち水平方向の形状がレジストパターンにより設定
され、その厚さ方向が低融点金属膜15の膜厚により設
定されることにより、厳密な制御が可能となり、可及的
に均一な形状の形成が容易に実現される。従って、この
形成方法によるバンプ電極17においては、例えばテー
プキャリア上の電極と一括的にボンイングする際に、該
テープキャリア上の電極との正確な対応が実現されると
共に、均一な形状を有していることにより、圧接による
回路の損傷の防止が図れて、信頼性の高いボンディング
が実現される。これは、実験的にバンプ電極17をキャ
リアテーブのAuめっきしたCuリード電極に対応させ
てボンディング温度270°Cで、2秒ボンディングし
た場合、接続不良がほとんど発生しない確実なボンディ
ングがなされることが確認されている。
のAI電極11及び絶縁膜12上に金属膜14を介して
形成した規定量の低融点金属膜15を、その融点以上に
加熱して溶融し、それを凝縮させることにより、Al電
極11上に対応した球状のバンプ電極17を形成するよ
うに構威した。これによれば、バンプ電極17の形状寸
法のうち水平方向の形状がレジストパターンにより設定
され、その厚さ方向が低融点金属膜15の膜厚により設
定されることにより、厳密な制御が可能となり、可及的
に均一な形状の形成が容易に実現される。従って、この
形成方法によるバンプ電極17においては、例えばテー
プキャリア上の電極と一括的にボンイングする際に、該
テープキャリア上の電極との正確な対応が実現されると
共に、均一な形状を有していることにより、圧接による
回路の損傷の防止が図れて、信頼性の高いボンディング
が実現される。これは、実験的にバンプ電極17をキャ
リアテーブのAuめっきしたCuリード電極に対応させ
てボンディング温度270°Cで、2秒ボンディングし
た場合、接続不良がほとんど発生しない確実なボンディ
ングがなされることが確認されている。
また、これによれば、AI電極11の周囲の絶縁膜12
上に形成した低融点金属膜14をバンプ電極17の形或
に利用することができることにより、その低融点金属膜
16の膜厚を比較的薄く形成しても所望の高さ寸法を有
した形状のバンプ電極17を形成することが可能となる
と共に、その金属膜14の広さ及び低融点金属膜16の
量を制御することにより、その高さと大きさの高精度な
設定が容易に実現されるために、簡便な形成作業が実現
される。
上に形成した低融点金属膜14をバンプ電極17の形或
に利用することができることにより、その低融点金属膜
16の膜厚を比較的薄く形成しても所望の高さ寸法を有
した形状のバンプ電極17を形成することが可能となる
と共に、その金属膜14の広さ及び低融点金属膜16の
量を制御することにより、その高さと大きさの高精度な
設定が容易に実現されるために、簡便な形成作業が実現
される。
なお、上記実施例では、低融点金属膜16のパターンニ
ングとしてリフトオフ法を用いて形成したが、これに限
ることなく、エッチング法を用いて形成することも可能
である。
ングとしてリフトオフ法を用いて形成したが、これに限
ることなく、エッチング法を用いて形成することも可能
である。
また、上記実施例では、AI電極11に対応して金属膜
14を形成した後、低融点金属膜16を形成したが、こ
れに限ることなく、オーミックスをとることにより、金
属膜14を形成することなく構戊することが可能である
。
14を形成した後、低融点金属膜16を形成したが、こ
れに限ることなく、オーミックスをとることにより、金
属膜14を形成することなく構戊することが可能である
。
さらに、上記実施例では、金属電極としてAI電極11
を用いて構成したが、これに限ることなく、例えばAI
電極11に無電めっきを施してN1等の金属を形成する
ことも可能で、同様の効果が期待される。
を用いて構成したが、これに限ることなく、例えばAI
電極11に無電めっきを施してN1等の金属を形成する
ことも可能で、同様の効果が期待される。
また、さらに、基板に対して直接的にPd/NI Cr
等の金属膜14を形成して構成することも可能である。
等の金属膜14を形成して構成することも可能である。
よって、この発明は上記実施例に限ることなく、その他
、この発明の要旨を逸脱しない範囲で種々の変形を実施
し得ることは勿論のことである。
、この発明の要旨を逸脱しない範囲で種々の変形を実施
し得ることは勿論のことである。
[発明の効果コ
以上詳述したように、この発明によれば、簡易な構成で
、形成寸法の均一化を促進し得るようにして、可及的に
接触不良の防止と共に、回路損傷の防止に寄与し得るよ
うにしたバンプ電極の形成方法を堤供することができる
。
、形成寸法の均一化を促進し得るようにして、可及的に
接触不良の防止と共に、回路損傷の防止に寄与し得るよ
うにしたバンプ電極の形成方法を堤供することができる
。
第1図はこの発明の一実施例に係るバンプ電極の形成方
法を説明するために示した工程図、第2図は従来のバン
プ電極の形成方法を説明するために示した工程図である
。 10・・・基板、11・・・AI電極、12・・・絶縁
膜、13.15・・・レジスト膜、14・・・金属膜、
16・・・低融点金属膜、17・・・バンプ電極。
法を説明するために示した工程図、第2図は従来のバン
プ電極の形成方法を説明するために示した工程図である
。 10・・・基板、11・・・AI電極、12・・・絶縁
膜、13.15・・・レジスト膜、14・・・金属膜、
16・・・低融点金属膜、17・・・バンプ電極。
Claims (1)
- 基板に設けられた電極金属及び絶縁膜上に規定量の低融
点金属膜を形成する第1の工程と、前記低融点金属膜を
、その融点以上の温度に加熱して溶融させ、前記電極金
属上に凝縮させてバンプ電極を形成する第2の工程とを
具備したことを特徴とするバンプ電極の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309972A JPH03171631A (ja) | 1989-11-29 | 1989-11-29 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309972A JPH03171631A (ja) | 1989-11-29 | 1989-11-29 | バンプ電極の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03171631A true JPH03171631A (ja) | 1991-07-25 |
Family
ID=17999584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1309972A Pending JPH03171631A (ja) | 1989-11-29 | 1989-11-29 | バンプ電極の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03171631A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6743707B2 (en) * | 2001-12-31 | 2004-06-01 | Advanced Semiconductor Engineering, Inc. | Bump fabrication process |
-
1989
- 1989-11-29 JP JP1309972A patent/JPH03171631A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6743707B2 (en) * | 2001-12-31 | 2004-06-01 | Advanced Semiconductor Engineering, Inc. | Bump fabrication process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201241943A (en) | Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing | |
JP2007268613A (ja) | 拡散はんだ付け方法 | |
JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
JPH03171631A (ja) | バンプ電極の形成方法 | |
JP2811741B2 (ja) | 半導体装置の製造方法 | |
JPH0831848A (ja) | 半導体装置の製造方法 | |
US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
JPH09270428A (ja) | はんだバンプ形成方法 | |
JPH0252436A (ja) | ハンダバンプ製造方法 | |
JPH05243232A (ja) | 半田バンプ電極の形成方法 | |
JPH06224199A (ja) | バンプ形成方法 | |
JP2002368044A (ja) | はんだボール付電子部品の組立方法及び電子部品 | |
JP2000003933A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3673948B2 (ja) | はんだバンプ形成方法 | |
JPH02237128A (ja) | 半導体素子接続方法 | |
JPH0745664A (ja) | 半導体装置の実装方法 | |
JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
KR950009887B1 (ko) | 반도체 소자의 범프 제조방법 | |
JPH06295938A (ja) | 半導体装置の実装方法 | |
JPH06310567A (ja) | 半導体装置の実装方法およびその実装構造 | |
EP1077482A2 (en) | Semiconductor contacting device | |
JPH09260386A (ja) | 半導体装置の製造方法 | |
JPH0628933A (ja) | 導電性粒子の製造方法 |