JPH02237128A - 半導体素子接続方法 - Google Patents
半導体素子接続方法Info
- Publication number
- JPH02237128A JPH02237128A JP1058470A JP5847089A JPH02237128A JP H02237128 A JPH02237128 A JP H02237128A JP 1058470 A JP1058470 A JP 1058470A JP 5847089 A JP5847089 A JP 5847089A JP H02237128 A JPH02237128 A JP H02237128A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- semiconductor element
- superelastic
- body material
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 238000001771 vacuum deposition Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000007738 vacuum evaporation Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 abstract description 13
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000001704 evaporation Methods 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 9
- 239000000203 mixture Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004337 Ti-Ni Inorganic materials 0.000 description 2
- 229910011209 Ti—Ni Inorganic materials 0.000 description 2
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910002708 Au–Cu Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子の接続方法に関するものである。
（従来の技術）
従来の半導体素子のフリップチップ接続の概略構造を第
５図に示す。図中の１は半導体素子、２は配線基板、３
ははんだバンブ、４は半導体素子ｌと配線基板２のそれ
ぞれに設けられた電極であり、Ａ−λは半導体素子の中
心を示している。
５図に示す。図中の１は半導体素子、２は配線基板、３
ははんだバンブ、４は半導体素子ｌと配線基板２のそれ
ぞれに設けられた電極であり、Ａ−λは半導体素子の中
心を示している。
フリップチップ接続は、半導体素子１と配線基板２の電
極４の電気的接続を、はんだバンブ３を加熱溶融する一
括接続で行えるので、ワイヤボンディング法に比べて作
業性が優れている。又、ワイヤボンディング法及びＴ
Ａ Ｂ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎ
ｇ）法のように電極配置が半導体素子の周辺に限定され
ないので、大幅に接続端子数を増大できるという特徴を
もっている。
極４の電気的接続を、はんだバンブ３を加熱溶融する一
括接続で行えるので、ワイヤボンディング法に比べて作
業性が優れている。又、ワイヤボンディング法及びＴ
Ａ Ｂ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎ
ｇ）法のように電極配置が半導体素子の周辺に限定され
ないので、大幅に接続端子数を増大できるという特徴を
もっている。
しかしながら、この接続構造では第６図に示すように、
温度変化が生じた場合半導体素子１と配線基板２との熱
膨張係数の差による寸法ずれＢが発生し、はんだバンブ
３に剪断歪みを生じ接続信頬性が低下する。
温度変化が生じた場合半導体素子１と配線基板２との熱
膨張係数の差による寸法ずれＢが発生し、はんだバンブ
３に剪断歪みを生じ接続信頬性が低下する。
剪断歪みは、はんだバンブ３と半導体素子１との中心距
離の増加とともに増大するため、はんだバンブ３の許容
しうる剪断歪み量からはんだバンブ３を配置できる領域
が制限され、多端子化ならびに大面積の半導体素子への
適用が困難であった。
離の増加とともに増大するため、はんだバンブ３の許容
しうる剪断歪み量からはんだバンブ３を配置できる領域
が制限され、多端子化ならびに大面積の半導体素子への
適用が困難であった。
二のはんだバンブの剪断歪みを低減させる手段として、
半導体素子と熱膨張係数の近い配線基板材料を用いる方
法が考えられるが、配線基板材料が制限されてしまうと
いう欠点がある。
半導体素子と熱膨張係数の近い配線基板材料を用いる方
法が考えられるが、配線基板材料が制限されてしまうと
いう欠点がある。
一方、ポリイミドフィルムで支持したはんだバンプを重
ねて多段バンブを形成し、剪断歪みを低減する方法（特
開昭６２−２９３７３０号公報）が提案されている。
ねて多段バンブを形成し、剪断歪みを低減する方法（特
開昭６２−２９３７３０号公報）が提案されている。
しかしながら、はんだバンブを積み重ねるため、必要部
材の増加、接続工数の増加に伴う価格上昇という欠点が
ある。
材の増加、接続工数の増加に伴う価格上昇という欠点が
ある。
又、第７図は金属バンブを圧力で当接させて電気的接続
を得る半導体素子接続構造である。第７図において、半
導体素子１と配線基板２のそれぞれの電極４上には金属
バンプ２３が形成されている。この金属バンプ２３には
樹脂５の硬化時の収縮力により圧力が加わり、金属バン
プ同士が機械的に接触し電気的接続が得られる。
を得る半導体素子接続構造である。第７図において、半
導体素子１と配線基板２のそれぞれの電極４上には金属
バンプ２３が形成されている。この金属バンプ２３には
樹脂５の硬化時の収縮力により圧力が加わり、金属バン
プ同士が機械的に接触し電気的接続が得られる。
しかしながら、この接続構造では金属バンプの高さがバ
ラックと電気的接続が得られない箇所が生ずる。又、樹
脂５の熱膨張係数は金属バンブ２３に比べて大きいため
、温度変化が生じると圧力が弱まり、金属バンプの接触
が不安定になるので、接続信軌性に欠けるという問題点
があった。
ラックと電気的接続が得られない箇所が生ずる。又、樹
脂５の熱膨張係数は金属バンブ２３に比べて大きいため
、温度変化が生じると圧力が弱まり、金属バンプの接触
が不安定になるので、接続信軌性に欠けるという問題点
があった。
（発明が解決しようとする課題）
本発明では、上記した半導体素子と配線基板の間に発生
する大きな剪断歪み．バンプ高さのバラッキ及び樹脂と
の熱膨張係数の差による圧力変動に対して電気的接続の
信鯨性が高く、しかも微細接続が可能な安価な半導体素
子接続方法を提供するものである。
する大きな剪断歪み．バンプ高さのバラッキ及び樹脂と
の熱膨張係数の差による圧力変動に対して電気的接続の
信鯨性が高く、しかも微細接続が可能な安価な半導体素
子接続方法を提供するものである。
（課題を解決するための手段）
本発明は、超弾性体材料を介在させて電気的に接続する
半導体素子接続方法であって、超弾性体材料を真空蒸着
，スパッタリング及びＣＶＤ（ Ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）のいずれかにより
形成することを特徴とする半導体素子接続方法である。
半導体素子接続方法であって、超弾性体材料を真空蒸着
，スパッタリング及びＣＶＤ（ Ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）のいずれかにより
形成することを特徴とする半導体素子接続方法である。
本発明では前述の課題を解決するために超弾性体材料を
介在させた半導体素子実装方法とし、超弾性体材料を半
導体素子の接続部又は実装配線基板の接続部に選択的に
製膜させバンプ構造とし、そのバンブを接続点として加
圧することにより又は表面に被覆したはんだなどを溶融
させることにより接続を得る半導体素子接続方法である
。
介在させた半導体素子実装方法とし、超弾性体材料を半
導体素子の接続部又は実装配線基板の接続部に選択的に
製膜させバンプ構造とし、そのバンブを接続点として加
圧することにより又は表面に被覆したはんだなどを溶融
させることにより接続を得る半導体素子接続方法である
。
本発明で用いる超弾性体材料としては、弾性歪みが０．
５％以上の金属、例えばＴｉ−Ｎｉ， Ｃｕ ｋｌ−
Ｎｉ， Ａｕ−Ｃｕ Ｚｎなどがあり、これらの合金
を真空蒸着．スパッタリング又はＣＶＤにより接続点に
形成するものである。
５％以上の金属、例えばＴｉ−Ｎｉ， Ｃｕ ｋｌ−
Ｎｉ， Ａｕ−Ｃｕ Ｚｎなどがあり、これらの合金
を真空蒸着．スパッタリング又はＣＶＤにより接続点に
形成するものである。
真空蒸着の際には、複数の蒸着源から金属元素を蒸着さ
せて、超弾性体材料を形成させる同時蒸着を適用するこ
とが望ましい。
せて、超弾性体材料を形成させる同時蒸着を適用するこ
とが望ましい。
このようにして形成した超弾性合金は超弾性特性を向上
させるために、必要に応じて加熱急冷等の熱処理を施し
てもよい。
させるために、必要に応じて加熱急冷等の熱処理を施し
てもよい。
本発明で使用可能な超弾性合金の種類と組成の例を第１
表に示した。
表に示した。
第
表
本発明では、これらの超弾性体材料を半導体素子におけ
る熱歪みを受ける部分に使用することにより繰り返しの
歪みに対しても弾性範囲で変形を繰り返すことから破断
を防止することを狙ったものであり、外部歪みに柔軟に
追従するバンプ構造である。
る熱歪みを受ける部分に使用することにより繰り返しの
歪みに対しても弾性範囲で変形を繰り返すことから破断
を防止することを狙ったものであり、外部歪みに柔軟に
追従するバンプ構造である。
また、超弾性体材料はバンブ材料として高精度に形成で
きるため前記の理由とあいまって信願性の高い半導体接
続を得ることができる。
きるため前記の理由とあいまって信願性の高い半導体接
続を得ることができる。
以下に本発明の内容を図面に示す実施例に基いて説明す
る。
る。
（実施例）
第１図は本発明の接続部の断面構造を示すもので、６は
半導体素子１の電極４以外をマスクするバッシベーショ
ン膜，７は超弾性バンブ（Ｔｉ −５０．５ａｔχＮｉ
），８は接触抵抗を下げるための金層を示し、半導体素
子１の電極４に超弾性バンブ７を形成した後、配線基板
２の電極４とアライメントし収縮性樹脂などで加圧固定
したものを示している。
半導体素子１の電極４以外をマスクするバッシベーショ
ン膜，７は超弾性バンブ（Ｔｉ −５０．５ａｔχＮｉ
），８は接触抵抗を下げるための金層を示し、半導体素
子１の電極４に超弾性バンブ７を形成した後、配線基板
２の電極４とアライメントし収縮性樹脂などで加圧固定
したものを示している。
第２図は本発明の実施例の工程フローを示したもので、
第２図と第３図（ａ）〜（ｅ）を用いて順次説明する。
第２図と第３図（ａ）〜（ｅ）を用いて順次説明する。
まず第３図（ａ）の半導体素子１において、第３図ら）
の如く電極４以外の部分にＳｉＯ２などでパッシベーシ
ョン膜６を形成する。次に第３図（Ｃ）に示すように超
弾性体材料Ｎｉ−Ｔｉ７を真空蒸着又はスパッタリング
で所定の厚さに形成する。スパッタリングではターゲッ
ト組成と成膜組成がほぼ等しいことからＴｉ−ＮｉをＴ
ｉ５０．５ａｔχＮｉ とする。
の如く電極４以外の部分にＳｉＯ２などでパッシベーシ
ョン膜６を形成する。次に第３図（Ｃ）に示すように超
弾性体材料Ｎｉ−Ｔｉ７を真空蒸着又はスパッタリング
で所定の厚さに形成する。スパッタリングではターゲッ
ト組成と成膜組成がほぼ等しいことからＴｉ−ＮｉをＴ
ｉ５０．５ａｔχＮｉ とする。
一方真空蒸着法では金属の蒸気圧の違いから最初から目
的組成と同じ合金を用意しても目的の組成とすることが
難しい。そのため複数の蒸着源から金属元素を蒸発させ
る同時蒸着がよい。
的組成と同じ合金を用意しても目的の組成とすることが
難しい。そのため複数の蒸着源から金属元素を蒸発させ
る同時蒸着がよい。
第４図には多元素同時蒸着装置を示した。第４図におい
て９は真空チャンバー，１０は基板ホルダー及びヒータ
ー．１１は膜厚モニター，１２は拡散ポンプ．１３はロ
ータリーポンプ．１４はＮｉ用蒸発ルツボ，１５はＴｉ
用蒸発ルッポ，１６はＥＢ源，１７はＮｉ蒸発モニター
，１８はＴｔ蒸発モニター，１９はシャッターを示して
いる。
て９は真空チャンバー，１０は基板ホルダー及びヒータ
ー．１１は膜厚モニター，１２は拡散ポンプ．１３はロ
ータリーポンプ．１４はＮｉ用蒸発ルツボ，１５はＴｉ
用蒸発ルッポ，１６はＥＢ源，１７はＮｉ蒸発モニター
，１８はＴｔ蒸発モニター，１９はシャッターを示して
いる。
この蒸着機において真空チャンバー９内を１０−Ｓ〜１
０−’ ｔｏｒｒオーダに真空とし、シャッター１９を
閉じたままＥＢｉ＃１６をＮｉ， Ｔｉルッポ１４，１
５にあて蒸発させる。それぞれの金属ルツボの近傍に蒸
発モニター１７．１８を設置しておき、予め設定された
蒸着量になるようにＥＢ源のパワーをコントロールする
。各蒸発量が安定したところでシャッター１９を開き半
導体素子１にＴｉ −Ｎｉ合金として成膜させる。合金
膜厚の制御は膜厚モニターｌ１を用いて行う。
０−’ ｔｏｒｒオーダに真空とし、シャッター１９を
閉じたままＥＢｉ＃１６をＮｉ， Ｔｉルッポ１４，１
５にあて蒸発させる。それぞれの金属ルツボの近傍に蒸
発モニター１７．１８を設置しておき、予め設定された
蒸着量になるようにＥＢ源のパワーをコントロールする
。各蒸発量が安定したところでシャッター１９を開き半
導体素子１にＴｉ −Ｎｉ合金として成膜させる。合金
膜厚の制御は膜厚モニターｌ１を用いて行う。
このようにして組成及び膜厚をコントロールして得られ
た超弾性膜上にフォトリソによりバンプとなる部分が露
出するようにレジスト２０を形成する。その後蒸着など
により金Ｎ８を形成し（第３図（ｄ））、リフトオフ法
でレジスト２０を剥離することによりバンプ上の金層８
のみを残す。
た超弾性膜上にフォトリソによりバンプとなる部分が露
出するようにレジスト２０を形成する。その後蒸着など
により金Ｎ８を形成し（第３図（ｄ））、リフトオフ法
でレジスト２０を剥離することによりバンプ上の金層８
のみを残す。
次に金層８をエッチングレジストとして超弾性膜をエッ
チングしてバンブを形成する（第３図（ｅ））。
チングしてバンブを形成する（第３図（ｅ））。
このようにして完成した超弾性バンプ付き半導体素子工
を配線基仮２の電極４とアライメントし収縮性樹脂など
で加圧固定し接続を得る。
を配線基仮２の電極４とアライメントし収縮性樹脂など
で加圧固定し接続を得る。
又接続手段として配線基板２の電極４の表面をはんだ仕
ｈげしておき、半導体素子とアライメント後、リフロー
炉ではんだ接合させることもできる． 以上述べたような接続構造にすることにより本弾性体バ
ンブは８％の弾性歪みを示しＯ〜１５０゜Ｃの温度サイ
クルを１０００回繰り返しても電気的接続は維持された
。
ｈげしておき、半導体素子とアライメント後、リフロー
炉ではんだ接合させることもできる． 以上述べたような接続構造にすることにより本弾性体バ
ンブは８％の弾性歪みを示しＯ〜１５０゜Ｃの温度サイ
クルを１０００回繰り返しても電気的接続は維持された
。
（発明の効果）
以上説明したように本発明は超弾性材料を真空蒸着スパ
ッタリング又はＣＶＤにて高精度に半導体素子の電極の
バンプとして形成するため熱歪みなどの外圧に対しても
バンプ自身の弾性変形を利用して配線基板の電極に追従
するため信頼性の高いフリップチップ接続が可能となっ
た。
ッタリング又はＣＶＤにて高精度に半導体素子の電極の
バンプとして形成するため熱歪みなどの外圧に対しても
バンプ自身の弾性変形を利用して配線基板の電極に追従
するため信頼性の高いフリップチップ接続が可能となっ
た。
第１図は本発明の実施例で、超弾性バンプを用いた接続
構造を示す断面図である。 第２図および第３図は本発明の工程フロー及び断面状態
を示したものである。 第４図は多元素同時蒸着装置の説明図である。 第５図〜第７図は従来のはんだバンブにより接続された
半導体素子と配線基板の断面図で、第６図は温度変化に
より配線基板が膨張しバンプ剪断歪みが導入された様子
を示し、第７図ははんだバンブを圧力で接触させて収縮
性樹脂で固めた場合の半導体素子接続構造の断面図であ
る。 １・・・半導体素子．２・・・配線基板，３・・・はん
だバンプ，４・・・金属電極，５・・・収縮性樹脂，６
・・・バッシベーション膜，７・・・超弾性バンプ，８
・・・金層，９・・・真空チャンバー，１０・・・基板
ホルダー及びヒーター．１１・・・膜厚モニター，１２
・・・拡敗ボンブ，１３・・・ロータリーポンプ，１４
・・・Ｎｉ用蒸発ルッポ，１５・・・Ｔｉ用蒸発ルッポ
．１６・・・ＥＢ源，１７・・・Ｎｉ用モニター，１８
・・・Ｔｉ用モニター，１９・・・シャッター，２３・
・・金属バンプ． 第４図 真空チャンバー 基板ホノレタ一ｇＬひ゛ヒーター ■モニター 荘Ｊ艮ホ゜ンフ゛ ロータリーホ゜ンプ゜ Ｎｔ用ルツホ゛ ／５：Ｒ用ルツホ゛ ／６：Ｅ５凛 ノ７：Ａ’（：用七ニター １８： Ｔど石モニター ｌｑ．シ，ツター
構造を示す断面図である。 第２図および第３図は本発明の工程フロー及び断面状態
を示したものである。 第４図は多元素同時蒸着装置の説明図である。 第５図〜第７図は従来のはんだバンブにより接続された
半導体素子と配線基板の断面図で、第６図は温度変化に
より配線基板が膨張しバンプ剪断歪みが導入された様子
を示し、第７図ははんだバンブを圧力で接触させて収縮
性樹脂で固めた場合の半導体素子接続構造の断面図であ
る。 １・・・半導体素子．２・・・配線基板，３・・・はん
だバンプ，４・・・金属電極，５・・・収縮性樹脂，６
・・・バッシベーション膜，７・・・超弾性バンプ，８
・・・金層，９・・・真空チャンバー，１０・・・基板
ホルダー及びヒーター．１１・・・膜厚モニター，１２
・・・拡敗ボンブ，１３・・・ロータリーポンプ，１４
・・・Ｎｉ用蒸発ルッポ，１５・・・Ｔｉ用蒸発ルッポ
．１６・・・ＥＢ源，１７・・・Ｎｉ用モニター，１８
・・・Ｔｉ用モニター，１９・・・シャッター，２３・
・・金属バンプ． 第４図 真空チャンバー 基板ホノレタ一ｇＬひ゛ヒーター ■モニター 荘Ｊ艮ホ゜ンフ゛ ロータリーホ゜ンプ゜ Ｎｔ用ルツホ゛ ／５：Ｒ用ルツホ゛ ／６：Ｅ５凛 ノ７：Ａ’（：用七ニター １８： Ｔど石モニター ｌｑ．シ，ツター
Claims (2)
- （１）超弾性体材料を介在させて電気的に接続する半導
体素子接続方法であって、超弾性体材料を真空蒸着、ス
パッタリングおよびＣＶＤのいずれかにより形成するこ
とを特徴とする半導体素子接続方法。 - （２）真空蒸着が、複数の蒸着源から金属元素を蒸着さ
せて超弾性体材料を形成させる同時蒸着である請求項１
記載の半導体素子接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058470A JP2709503B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体素子接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058470A JP2709503B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体素子接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237128A true JPH02237128A (ja) | 1990-09-19 |
| JP2709503B2 JP2709503B2 (ja) | 1998-02-04 |
Family
ID=13085319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058470A Expired - Fee Related JP2709503B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体素子接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709503B2 (ja) |
-
1989
- 1989-03-10 JP JP1058470A patent/JP2709503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2709503B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153940A (en) | Core metal soldering knob flip-chip technology | |
| JP3078646B2 (ja) | インジウムバンプの製造方法 | |
| CN85108637A (zh) | 电子电路器件及其制造方法 | |
| JP2007268613A (ja) | 拡散はんだ付け方法 | |
| JPH0550135B2 (ja) | ||
| US3625837A (en) | Electroplating solder-bump connectors on microcircuits | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| JPH0136254B2 (ja) | ||
| US20030060041A1 (en) | Dual-stack, ball-limiting metallurgy and method of making same | |
| JPWO2005086221A1 (ja) | 電子部品の実装方法 | |
| JPH02237128A (ja) | 半導体素子接続方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JPS6366958A (ja) | 半導体用リ−ドフレ−ムとその製造法 | |
| JP2709501B2 (ja) | 半導体素子接続方法 | |
| Zakel et al. | Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy | |
| RU2815323C1 (ru) | Способ монтажа кристалла кремниевого транзистора | |
| JP2770040B2 (ja) | バンプ形成方法および半導体素子接続方法 | |
| US20220046792A1 (en) | Pre-Plating of Solder Layer on Solderable Elements for Diffusion Soldering | |
| JP2709499B2 (ja) | 半導体素子接続構造 | |
| JPH02206139A (ja) | 半導体素子接続構造 | |
| JPH038346A (ja) | ろう付け材料 | |
| JPH03171631A (ja) | バンプ電極の形成方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JP3673948B2 (ja) | はんだバンプ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |