JP3673948B2 - はんだバンプ形成方法 - Google Patents
はんだバンプ形成方法 Download PDFInfo
- Publication number
- JP3673948B2 JP3673948B2 JP2002237850A JP2002237850A JP3673948B2 JP 3673948 B2 JP3673948 B2 JP 3673948B2 JP 2002237850 A JP2002237850 A JP 2002237850A JP 2002237850 A JP2002237850 A JP 2002237850A JP 3673948 B2 JP3673948 B2 JP 3673948B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- film
- solder bump
- bump
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
この発明は、スズ系のはんだ材料を用いて、形状の均一なバンプを一度に形成するはんだバンプ形成方法に関する。
【０００２】
【従来の技術】
超高速通信システム用の各種モジュールを実装するためには、それを構成するデバイスの電気的特性を劣化させることなく実装し、モジュールとしての高速、広帯域特性を保持できることが重要である。超高速ＩＣを高密度な配線基板に電気的に接続するためには、超高速ＩＣと配線基板との接続長を極力短くした高密度実装技術が必要である。
【０００３】
超高速ＩＣと配線基板とをワイヤで接続する従来のワイヤボンディングでは、浮遊インダクタンスが大きくなり、高周波領域では、良好な特性を示さないことが知られている。このような問題を回避するためには、微小はんだバンプを用いた電気的接続が有効である。
【０００４】
【発明が解決しようとする課題】
ところで、微小はんだバンプを用いた電気的接続には、次のような問題点がある。通常、微小はんだバンプの前駆体となるはんだ合金薄膜は、配線金属の上に蒸着法で形成される。その際、配線金属上は、接続箇所のパッド部分を除いて、絶縁のため有機材料の膜で被われる。
【０００５】
さらに、微小はんだバンプを形成するためには、マスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成することになる。この時、リフトオフ法で厚膜を利用するため、蒸着金属が底部で有機レジスト材と密着して変質層を形成して残存してしまう。さらに、有機絶縁膜と有機レジストが共に有機材料で濡れ性が良く、リフロー時の温度上昇で反応する。
【０００６】
このような残存物（はんだ合金と有機物との反応物）の量が多くなると、リフローをして形成されるはんだの体積が不均一になり、その結果、はんだバンプの形状がばらつくことになり、チップと基板との電気的接続が一部でできなくなることが問題であった。
【０００７】
この発明は、前記の課題を解決し、スズ系のはんだ材料を用いて、極めて形状が均一なバンプを一度に形成できるはんだバンプ形成方法を提供する。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、請求項１の発明は、はんだバンプと有機絶縁膜の分離層として、SiＯ２、SiＮ、またはSiＯＮの１つを用い、前記分離層上に、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）の合金層を形成し、前記合金層によって、はんだバンプを前記分離層上に形成することを特徴とするはんだバンプ形成方法である。
【０００９】
請求項２の発明は、請求項１に記載のはんだバンプ形成方法において、前記有機絶縁膜として、ＢＣＢもしくはポリイミド膜を用いることを特徴とする。請求項３の発明は、請求項１または２に記載のはんだバンプ形成方法において、パターニングするマスクを形成し、その上からはんだの組成となるように前記合金層を構成する複数の金属膜をそれぞれ所定の厚さに蒸着し、その後、このマスクを除去してバンプ前駆体を形成することを特徴とする。請求項４の発明は、請求項３に記載のはんだバンプ形成方法において、パターニングする前記マスクとして有機レジスト材を用いて、リフトオフ法によりこのマスクを除去することを特徴とする。請求項５の発明は、請求項３に記載のはんだバンプ形成方法において、フラックスを用いて、前記バンプ前駆体をリフローすることを特徴とする。請求項６の発明は、請求項３に記載のはんだバンプ形成方法において、水素プラズマを用いて、前記バンプ前駆体をリフローしてはんだバンプを形成することを特徴とする。
【００１０】
この発明によれば、スズに対して濡れ性が悪く、リフロー時の温度上昇でスズと反応しない無機系薄膜材料を、有機絶縁膜とはんだ材料との間に挟んで、リフローを行う。
【００１１】
【発明の実施の形態】
つぎに、この発明の実施の形態について、図面を参照して詳しく説明する。この実施の形態によるはんだバンプ形成方法は、超高速ＩＣを高密度な配線基板に電気的に接続するためのはんだバンプを形成する。
【００１２】
スズ系のはんだ合金薄膜をマスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成する場合、リフトオフの際に有機レジストの一部がはんだ合金と密着して変質層を形成する。さらに、はんだ合金薄膜をリフローするために、約２２０℃〜２５０℃まで温度を上昇させる時、有機レジストとはんだ合金との反応物が、はんだバンプから離れて残存することに、本発明者らは出くわした。
【００１３】
微小はんだバンプの形成の際には、レジストパターンにより形成されるはんだの面積と膜厚とによりバンプ径を制御するため、有機レジストとはんだ合金との反応物である残存物の発生は、バンプ径の均一性に極めて大きな影響を及ぼす。換言すると、バンプ径を正確に制御するためには、はんだの残存物の形成をなくす必要がある。
【００１４】
詳細な観察の結果、配線の絶縁材料としてＢＣＢ（Benzo-Cyclo-Butene）等の有機薄膜を用いる際、この有機薄膜がはんだのリフロー時の温度上昇で上述の反応物とさらに反応してしまうことが分かった。このような状況下でリフローして得られたはんだバンプ径は、著しく不均一になってしまった。
【００１５】
この問題を回避するためには、有機絶縁膜の上に、スズとの濡れ性が悪く、かつ耐熱性のある無機系絶縁膜を、両者の分離層として用いると有効であることが予想された。
【００１６】
このような検討結果のもとに、本発明者らは、バンプ径の均一な微小バンプはんだを形成するために、幾多の実験を重ねる過程において、ＢＣＢ等の有機絶縁膜とは密着性が良く、しかもスズとの濡れ性の悪い無機材料を探索した。その結果、図１に示すように、SiＯ２、SiＮ、またはSiＯＮのような無機系絶縁膜３を分離層として、基板１上の有機絶縁膜２に挿入する。そして、無機系絶縁膜３の上に、マスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成する。この後、リフトオフにより、はんだ前駆体をリフローすると、残存物がなく、均一なバンプ径を有する微小マイクロはんだバンプ５を、表面張力により台座４に形成できることを見い出して、本発明をなすに至った。
【００１７】
こうして、この実施の形態によれば、スズに対して濡れ性が悪く、リフロー時の温度上昇でスズと反応しない無機系薄膜材料を、有機絶縁膜とはんだ材料との間に挟んで、リフローを行うので、極めて形状が均一なバンプを一度に形成できる。
【００１８】
【実施例】
つぎに、この発明の実施例について、図面を用いて詳細に説明する。
【００１９】
［実施例１］
実施例１では、図２（ａ）の台座形成工程に示すように、基板１１に有機絶縁膜としてＢＣＢ膜１２を形成し、ＢＣＢ膜１２に無機系絶縁膜としてSiＯ２膜１３と、Ti、Pt、Auの積層膜からなる台座１４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＯ２を１００ｎｍスパッタ法により積層する。
【００２０】
この後、図２（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト１５を形成する。厚膜レジスト１５を形成すると、図２（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト１５に対する露光、現像によってパターニングを行う。これによって、台座１４が露出された状態になる。
【００２１】
パターン形成が終了すると、図３（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜１６を形成する。はんだ合金膜１６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００２２】
この後、図３（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体１６Ａを形成する。
【００２３】
つぎに、フラックス液を塗布し、さらに約２００℃、１０minのアニールにより組成の均一化を行った後、図３（ｃ）のリフロー工程に示すように、２１８℃に温度を上げてリフローを行い、微小バンプとしてはんだバンプ１６Ｂを台座１４上に形成した。走査型電子顕微鏡ではんだバンプ１６Ｂの形状を観察して、８０個の平均径を測定すると、３５±０.８μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００２４】
［実施例２］
つぎに、実施例２について説明する。実施例２によるはんだバンプ形成方法は、図２および図３に示す工程と類似するので、これらの図を用いて実施例２を説明する。実施例２では、図２（ａ）の台座形成工程に示すように、基板１１に有機絶縁膜としてＢＣＢ膜１２を形成し、ＢＣＢ膜１２に無機系絶縁膜としてSiＯ２膜１３と、Ti、Pt、Auの積層膜からなる台座１４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＯ２を１００ｎｍスパッタ法により積層する。
【００２５】
この後、図２（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト１５を形成する。厚膜レジスト１５を形成すると、図２（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト１５に対する露光、現像によってパターニングを行う。これによって、台座１４が露出された状態になる。
【００２６】
パターン形成が終了すると、図３（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜１６を形成する。はんだ合金膜１６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００２７】
この後、図３（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体１６Ａを形成した。
【００２８】
つぎに、図３（ｃ）のリフロー工程に示すように、水素プラズマのもとで、２２０℃に温度を上げて、１分間リフローを行い微小バンプとしてはんだバンプ１６Ｂを台座１４上に形成した。走査型電子顕微鏡ではんだバンプ１６Ｂの形状を観察して、８０個の平均径を判定すると、３５±０.７μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００２９】
［実施例３］
実施例３では、図４（ａ）の台座形成工程に示すように、基板２１に有機絶縁膜としてＢＣＢ膜２２を形成し、ＢＣＢ膜２２に無機系絶縁膜としてSiＮ膜２３と、Ti、Pt、Auの積層膜からなる台座２４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＮを１００ｎｍスパッタ法により積層する。
【００３０】
この後、図４（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト２５を形成する。厚膜レジスト２５を形成すると、図４（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト２５に対する露光、現像によってパターニングを行う。これによって、台座２４が露出された状態になる。
【００３１】
パターン形成が終了すると、図５（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜２６を形成する。はんだ合金膜２６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００３２】
この後、図５（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体２６Ａを形成した。
【００３３】
つぎに、フラックス液を塗布し、さらに約２００℃、１０minのアニールにより組成の均一化を行った後、図５（ｃ）のリフロー工程に示すように、２１８℃に温度を上げてリフローを行い、微小バンプとしてはんだバンプ２６Ｂを台座２４上に形成した。走査型電子顕微鏡ではんだバンプ２６Ｂの形状を観察して、８０個の平均径を測定すると、３５±０.９μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００３４】
［実施例４］
つぎに、実施例４について説明する。実施例４では、図６（ａ）の台座形成工程に示すように、基板３１に有機絶縁膜としてＢＣＢ膜３２を形成し、ＢＣＢ膜３２に無機系絶縁膜としてSiＯＮ膜３３と、Ti、Pt、Auの積層膜からなる台座３４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＯＮを１００ｎｍスパッタ法により積層する。
【００３５】
この後、図６（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト３５を形成する。厚膜レジスト３５を形成すると、図６（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト３５に対する露光、現像によってパターニングを行う。これによって、台座３４が露出された状態になる。
【００３６】
パターン形成が終了すると、図７（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜３６を形成する。はんだ合金膜３６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００３７】
この後、図７（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体３６Ａを形成した。
【００３８】
つぎに、図７（ｃ）のリフロー工程に示すように、水素プラズマのもとで、２２０℃に温度を上げて、１分間リフローを行い微小バンプとしてはんだバンプ３６Ｂを台座３４上に形成した。走査型電子顕微鏡ではんだバンプ３６Ｂの形状を観察して、８０個の平均径を判定すると、３５±０.８μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００３９】
以上、この発明の実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。たとえば、実施の形態および実施例１〜４では、有機絶縁膜としてＢＣＢ膜を用いたが、この代わりにポリイミド膜を用いてもよい。
【００４０】
【発明の効果】
以上、説明したように、SiＯ２もしくはSiＮもしくはSiＯＮのような無機系絶縁膜を分離層として挿入して、その上にマスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成し、リフトオフにより得られたはんだ前駆体をリフローすると、残存物がなく均一なバンプ径を有する微小マイクロはんだバンプを形成できる。バンプ径の極めて均一なマイクロはんだバンプが形成できることは、特に化合物系超高速半導体デバイスのパッケージ化において、その電気的接続の信頼性に特に大きく貢献することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態によるはんだバンプ形成方法で形成したはんだバンプを示す図である。
【図２】この発明の実施例１によるはんだバンプ形成方法を示す図である。
【図３】この発明の実施例１によるはんだバンプ形成方法を示す図である。
【図４】この発明の実施例３によるはんだバンプ形成方法を示す図である。
【図５】この発明の実施例３によるはんだバンプ形成方法を示す図である。
【図６】この発明の実施例４によるはんだバンプ形成方法を示す図である。
【図７】この発明の実施例４によるはんだバンプ形成方法を示す図である。
【符号の説明】
１、１１、２１、３１ 基板
２ 有機絶縁膜
３ 無機系絶縁膜
４、１４、２４、３４ 台座
５ はんだバンプ
１２、２２、３２ ＢＣＢ膜
１３ SiＯ２膜
１５、２５、３５ 厚膜レジスト
１６、２６、３６ はんだ合金膜
１６Ａ、２６Ａ、３６Ａ バンプ前駆体
１６Ｂ、２６Ｂ、３６Ｂ はんだバンプ
２３ SiＮ膜
３３ SiＯＮ膜
【発明の属する技術分野】
この発明は、スズ系のはんだ材料を用いて、形状の均一なバンプを一度に形成するはんだバンプ形成方法に関する。
【０００２】
【従来の技術】
超高速通信システム用の各種モジュールを実装するためには、それを構成するデバイスの電気的特性を劣化させることなく実装し、モジュールとしての高速、広帯域特性を保持できることが重要である。超高速ＩＣを高密度な配線基板に電気的に接続するためには、超高速ＩＣと配線基板との接続長を極力短くした高密度実装技術が必要である。
【０００３】
超高速ＩＣと配線基板とをワイヤで接続する従来のワイヤボンディングでは、浮遊インダクタンスが大きくなり、高周波領域では、良好な特性を示さないことが知られている。このような問題を回避するためには、微小はんだバンプを用いた電気的接続が有効である。
【０００４】
【発明が解決しようとする課題】
ところで、微小はんだバンプを用いた電気的接続には、次のような問題点がある。通常、微小はんだバンプの前駆体となるはんだ合金薄膜は、配線金属の上に蒸着法で形成される。その際、配線金属上は、接続箇所のパッド部分を除いて、絶縁のため有機材料の膜で被われる。
【０００５】
さらに、微小はんだバンプを形成するためには、マスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成することになる。この時、リフトオフ法で厚膜を利用するため、蒸着金属が底部で有機レジスト材と密着して変質層を形成して残存してしまう。さらに、有機絶縁膜と有機レジストが共に有機材料で濡れ性が良く、リフロー時の温度上昇で反応する。
【０００６】
このような残存物（はんだ合金と有機物との反応物）の量が多くなると、リフローをして形成されるはんだの体積が不均一になり、その結果、はんだバンプの形状がばらつくことになり、チップと基板との電気的接続が一部でできなくなることが問題であった。
【０００７】
この発明は、前記の課題を解決し、スズ系のはんだ材料を用いて、極めて形状が均一なバンプを一度に形成できるはんだバンプ形成方法を提供する。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、請求項１の発明は、はんだバンプと有機絶縁膜の分離層として、SiＯ２、SiＮ、またはSiＯＮの１つを用い、前記分離層上に、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）の合金層を形成し、前記合金層によって、はんだバンプを前記分離層上に形成することを特徴とするはんだバンプ形成方法である。
【０００９】
請求項２の発明は、請求項１に記載のはんだバンプ形成方法において、前記有機絶縁膜として、ＢＣＢもしくはポリイミド膜を用いることを特徴とする。請求項３の発明は、請求項１または２に記載のはんだバンプ形成方法において、パターニングするマスクを形成し、その上からはんだの組成となるように前記合金層を構成する複数の金属膜をそれぞれ所定の厚さに蒸着し、その後、このマスクを除去してバンプ前駆体を形成することを特徴とする。請求項４の発明は、請求項３に記載のはんだバンプ形成方法において、パターニングする前記マスクとして有機レジスト材を用いて、リフトオフ法によりこのマスクを除去することを特徴とする。請求項５の発明は、請求項３に記載のはんだバンプ形成方法において、フラックスを用いて、前記バンプ前駆体をリフローすることを特徴とする。請求項６の発明は、請求項３に記載のはんだバンプ形成方法において、水素プラズマを用いて、前記バンプ前駆体をリフローしてはんだバンプを形成することを特徴とする。
【００１０】
この発明によれば、スズに対して濡れ性が悪く、リフロー時の温度上昇でスズと反応しない無機系薄膜材料を、有機絶縁膜とはんだ材料との間に挟んで、リフローを行う。
【００１１】
【発明の実施の形態】
つぎに、この発明の実施の形態について、図面を参照して詳しく説明する。この実施の形態によるはんだバンプ形成方法は、超高速ＩＣを高密度な配線基板に電気的に接続するためのはんだバンプを形成する。
【００１２】
スズ系のはんだ合金薄膜をマスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成する場合、リフトオフの際に有機レジストの一部がはんだ合金と密着して変質層を形成する。さらに、はんだ合金薄膜をリフローするために、約２２０℃〜２５０℃まで温度を上昇させる時、有機レジストとはんだ合金との反応物が、はんだバンプから離れて残存することに、本発明者らは出くわした。
【００１３】
微小はんだバンプの形成の際には、レジストパターンにより形成されるはんだの面積と膜厚とによりバンプ径を制御するため、有機レジストとはんだ合金との反応物である残存物の発生は、バンプ径の均一性に極めて大きな影響を及ぼす。換言すると、バンプ径を正確に制御するためには、はんだの残存物の形成をなくす必要がある。
【００１４】
詳細な観察の結果、配線の絶縁材料としてＢＣＢ（Benzo-Cyclo-Butene）等の有機薄膜を用いる際、この有機薄膜がはんだのリフロー時の温度上昇で上述の反応物とさらに反応してしまうことが分かった。このような状況下でリフローして得られたはんだバンプ径は、著しく不均一になってしまった。
【００１５】
この問題を回避するためには、有機絶縁膜の上に、スズとの濡れ性が悪く、かつ耐熱性のある無機系絶縁膜を、両者の分離層として用いると有効であることが予想された。
【００１６】
このような検討結果のもとに、本発明者らは、バンプ径の均一な微小バンプはんだを形成するために、幾多の実験を重ねる過程において、ＢＣＢ等の有機絶縁膜とは密着性が良く、しかもスズとの濡れ性の悪い無機材料を探索した。その結果、図１に示すように、SiＯ２、SiＮ、またはSiＯＮのような無機系絶縁膜３を分離層として、基板１上の有機絶縁膜２に挿入する。そして、無機系絶縁膜３の上に、マスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成する。この後、リフトオフにより、はんだ前駆体をリフローすると、残存物がなく、均一なバンプ径を有する微小マイクロはんだバンプ５を、表面張力により台座４に形成できることを見い出して、本発明をなすに至った。
【００１７】
こうして、この実施の形態によれば、スズに対して濡れ性が悪く、リフロー時の温度上昇でスズと反応しない無機系薄膜材料を、有機絶縁膜とはんだ材料との間に挟んで、リフローを行うので、極めて形状が均一なバンプを一度に形成できる。
【００１８】
【実施例】
つぎに、この発明の実施例について、図面を用いて詳細に説明する。
【００１９】
［実施例１］
実施例１では、図２（ａ）の台座形成工程に示すように、基板１１に有機絶縁膜としてＢＣＢ膜１２を形成し、ＢＣＢ膜１２に無機系絶縁膜としてSiＯ２膜１３と、Ti、Pt、Auの積層膜からなる台座１４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＯ２を１００ｎｍスパッタ法により積層する。
【００２０】
この後、図２（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト１５を形成する。厚膜レジスト１５を形成すると、図２（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト１５に対する露光、現像によってパターニングを行う。これによって、台座１４が露出された状態になる。
【００２１】
パターン形成が終了すると、図３（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜１６を形成する。はんだ合金膜１６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００２２】
この後、図３（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体１６Ａを形成する。
【００２３】
つぎに、フラックス液を塗布し、さらに約２００℃、１０minのアニールにより組成の均一化を行った後、図３（ｃ）のリフロー工程に示すように、２１８℃に温度を上げてリフローを行い、微小バンプとしてはんだバンプ１６Ｂを台座１４上に形成した。走査型電子顕微鏡ではんだバンプ１６Ｂの形状を観察して、８０個の平均径を測定すると、３５±０.８μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００２４】
［実施例２］
つぎに、実施例２について説明する。実施例２によるはんだバンプ形成方法は、図２および図３に示す工程と類似するので、これらの図を用いて実施例２を説明する。実施例２では、図２（ａ）の台座形成工程に示すように、基板１１に有機絶縁膜としてＢＣＢ膜１２を形成し、ＢＣＢ膜１２に無機系絶縁膜としてSiＯ２膜１３と、Ti、Pt、Auの積層膜からなる台座１４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＯ２を１００ｎｍスパッタ法により積層する。
【００２５】
この後、図２（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト１５を形成する。厚膜レジスト１５を形成すると、図２（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト１５に対する露光、現像によってパターニングを行う。これによって、台座１４が露出された状態になる。
【００２６】
パターン形成が終了すると、図３（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜１６を形成する。はんだ合金膜１６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００２７】
この後、図３（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体１６Ａを形成した。
【００２８】
つぎに、図３（ｃ）のリフロー工程に示すように、水素プラズマのもとで、２２０℃に温度を上げて、１分間リフローを行い微小バンプとしてはんだバンプ１６Ｂを台座１４上に形成した。走査型電子顕微鏡ではんだバンプ１６Ｂの形状を観察して、８０個の平均径を判定すると、３５±０.７μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００２９】
［実施例３］
実施例３では、図４（ａ）の台座形成工程に示すように、基板２１に有機絶縁膜としてＢＣＢ膜２２を形成し、ＢＣＢ膜２２に無機系絶縁膜としてSiＮ膜２３と、Ti、Pt、Auの積層膜からなる台座２４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＮを１００ｎｍスパッタ法により積層する。
【００３０】
この後、図４（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト２５を形成する。厚膜レジスト２５を形成すると、図４（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト２５に対する露光、現像によってパターニングを行う。これによって、台座２４が露出された状態になる。
【００３１】
パターン形成が終了すると、図５（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜２６を形成する。はんだ合金膜２６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００３２】
この後、図５（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体２６Ａを形成した。
【００３３】
つぎに、フラックス液を塗布し、さらに約２００℃、１０minのアニールにより組成の均一化を行った後、図５（ｃ）のリフロー工程に示すように、２１８℃に温度を上げてリフローを行い、微小バンプとしてはんだバンプ２６Ｂを台座２４上に形成した。走査型電子顕微鏡ではんだバンプ２６Ｂの形状を観察して、８０個の平均径を測定すると、３５±０.９μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００３４】
［実施例４］
つぎに、実施例４について説明する。実施例４では、図６（ａ）の台座形成工程に示すように、基板３１に有機絶縁膜としてＢＣＢ膜３２を形成し、ＢＣＢ膜３２に無機系絶縁膜としてSiＯＮ膜３３と、Ti、Pt、Auの積層膜からなる台座３４とを形成する。つまり、薄膜材料としての有機絶縁膜ＢＣＢ（厚さ３μｍ）上にSiＯＮを１００ｎｍスパッタ法により積層する。
【００３５】
この後、図６（ｂ）のレジスト塗布工程に示すように、レジストを塗布して厚膜レジスト３５を形成する。厚膜レジスト３５を形成すると、図６（ｃ）のパターン形成工程に示すように、有機レジスト材である厚膜レジスト３５に対する露光、現像によってパターニングを行う。これによって、台座３４が露出された状態になる。
【００３６】
パターン形成が終了すると、図７（ａ）の多層膜蒸着工程に示すように、Snを９００ｎｍ蒸着し、Auを２８ｎｍ蒸着する工程を６回繰り返す。これによって、約５.５μｍのはんだ合金膜厚のはんだ合金膜３６を形成する。はんだ合金膜３６は、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）で表される合金層の中で、金属ＭをAuとしたものである。
【００３７】
この後、図７（ｂ）のリフトオフ工程に示すように、有機溶剤を用いてリフトオフを行い、レジストを除去し、SnとAuの多層膜である８０μｍφの微小なバンプ前駆体３６Ａを形成した。
【００３８】
つぎに、図７（ｃ）のリフロー工程に示すように、水素プラズマのもとで、２２０℃に温度を上げて、１分間リフローを行い微小バンプとしてはんだバンプ３６Ｂを台座３４上に形成した。走査型電子顕微鏡ではんだバンプ３６Ｂの形状を観察して、８０個の平均径を判定すると、３５±０.８μｍであり、極めて形状が均一なバンプを一度に形成できた。
【００３９】
以上、この発明の実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。たとえば、実施の形態および実施例１〜４では、有機絶縁膜としてＢＣＢ膜を用いたが、この代わりにポリイミド膜を用いてもよい。
【００４０】
【発明の効果】
以上、説明したように、SiＯ２もしくはSiＮもしくはSiＯＮのような無機系絶縁膜を分離層として挿入して、その上にマスクとして有機レジスト材を用いて、任意の箇所に任意の形状を形成し、リフトオフにより得られたはんだ前駆体をリフローすると、残存物がなく均一なバンプ径を有する微小マイクロはんだバンプを形成できる。バンプ径の極めて均一なマイクロはんだバンプが形成できることは、特に化合物系超高速半導体デバイスのパッケージ化において、その電気的接続の信頼性に特に大きく貢献することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態によるはんだバンプ形成方法で形成したはんだバンプを示す図である。
【図２】この発明の実施例１によるはんだバンプ形成方法を示す図である。
【図３】この発明の実施例１によるはんだバンプ形成方法を示す図である。
【図４】この発明の実施例３によるはんだバンプ形成方法を示す図である。
【図５】この発明の実施例３によるはんだバンプ形成方法を示す図である。
【図６】この発明の実施例４によるはんだバンプ形成方法を示す図である。
【図７】この発明の実施例４によるはんだバンプ形成方法を示す図である。
【符号の説明】
１、１１、２１、３１ 基板
２ 有機絶縁膜
３ 無機系絶縁膜
４、１４、２４、３４ 台座
５ はんだバンプ
１２、２２、３２ ＢＣＢ膜
１３ SiＯ２膜
１５、２５、３５ 厚膜レジスト
１６、２６、３６ はんだ合金膜
１６Ａ、２６Ａ、３６Ａ バンプ前駆体
１６Ｂ、２６Ｂ、３６Ｂ はんだバンプ
２３ SiＮ膜
３３ SiＯＮ膜
Claims (6)
- はんだバンプと有機絶縁膜の分離層として、SiＯ２、SiＮ、またはSiＯＮの１つを用い、
前記分離層上に、Sn１−ＸＭＸ（Ｍ：Sn以外の金属を一つ以上含む）の合金層を形成し、
前記合金層によって、はんだバンプを前記分離層上に形成することを特徴とするはんだバンプ形成方法。 - 前記有機絶縁膜として、ＢＣＢもしくはポリイミド膜を用いることを特徴とする請求項１に記載のはんだバンプ形成方法。
- パターニングするマスクを形成し、その上からはんだの組成となるように前記合金層を構成する複数の金属膜をそれぞれ所定の厚さに蒸着し、その後、このマスクを除去してバンプ前駆体を形成することを特徴とする請求項１または２に記載のはんだバンプ形成方法。
- パターニングする前記マスクとして有機レジスト材を用いて、リフトオフ法によりこのマスクを除去することを特徴とする請求項３に記載のはんだバンプ形成方法。
- フラックスを用いて、前記バンプ前駆体をリフローすることを特徴とする請求項３に記載のはんだバンプ形成方法。
- 水素プラズマを用いて、前記バンプ前駆体をリフローしてはんだバンプを形成することを特徴とする請求項３に記載のはんだバンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237850A JP3673948B2 (ja) | 2002-08-19 | 2002-08-19 | はんだバンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237850A JP3673948B2 (ja) | 2002-08-19 | 2002-08-19 | はんだバンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079771A JP2004079771A (ja) | 2004-03-11 |
| JP3673948B2 true JP3673948B2 (ja) | 2005-07-20 |
Family
ID=32021439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237850A Expired - Fee Related JP3673948B2 (ja) | 2002-08-19 | 2002-08-19 | はんだバンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3673948B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63293952A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体素子接続端子形成方法 |
| JPH09232319A (ja) * | 1996-02-20 | 1997-09-05 | Fujitsu Ltd | はんだバンプの製造方法 |
| JPH11186309A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP3387083B2 (ja) * | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3640017B2 (ja) * | 2000-07-24 | 2005-04-20 | 日本電信電話株式会社 | 鉛フリーはんだバンプとその形成法 |
-
2002
- 2002-08-19 JP JP2002237850A patent/JP3673948B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004079771A (ja) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5162851B2 (ja) | 半導体装置及びその製造方法 | |
| JP3285796B2 (ja) | 導電性接触パツド接続方法 | |
| US5842626A (en) | Method for coupling surface mounted capacitors to semiconductor packages | |
| KR19990068153A (ko) | 반도체 소자 상에 전도성 범프를 형성하는 방법 | |
| EP0815593A2 (en) | Solder bump fabrication methods and structure including a titanium barrier layer | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| TW201201289A (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR100737498B1 (ko) | 반도체 소자의 실장 방법 및 실장 구조 | |
| US5328078A (en) | Connection method and connection device for electrical connection of small portions | |
| US6281105B1 (en) | Electrode modification using an unzippable polymer paste | |
| EP1734570A1 (en) | Method for packaging electronic component | |
| JP3673948B2 (ja) | はんだバンプ形成方法 | |
| KR100744149B1 (ko) | 은 범프를 이용한 반도체 패키지 구조 및 형성 방법 | |
| JP2001168140A (ja) | 半導体素子の実装方法及び半導体装置 | |
| JP3124224B2 (ja) | はんだバンプ形成方法 | |
| WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur | |
| JPH02284426A (ja) | 半導体装置の製造方法 | |
| JPH10294318A (ja) | 電子部品 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JP4033090B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| US20080079175A1 (en) | Layer for chip contact element | |
| JP2006313929A (ja) | フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法 | |
| JP3916159B2 (ja) | はんだバンプによるフリップチップ接続法 | |
| JP2000299505A (ja) | 超伝導集積回路のフリップチップ接続方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |