JP2709503B2 - 半導体素子接続方法 - Google Patents
半導体素子接続方法Info
- Publication number
- JP2709503B2 JP2709503B2 JP1058470A JP5847089A JP2709503B2 JP 2709503 B2 JP2709503 B2 JP 2709503B2 JP 1058470 A JP1058470 A JP 1058470A JP 5847089 A JP5847089 A JP 5847089A JP 2709503 B2 JP2709503 B2 JP 2709503B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connection
- bump
- superelastic
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の接続方法に関するものである。
（従来の技術） 従来の半導体素子のフリップリップ接続の概略構造を
第５図に示す。図中の１は半導体素子、２は配線基板、
３ははんだバンプ、４は半導体素子１と配線基板２のそ
れぞれに設けられた電極であり、Ａ−Ａ′は半導体素子
の中心を示している。
第５図に示す。図中の１は半導体素子、２は配線基板、
３ははんだバンプ、４は半導体素子１と配線基板２のそ
れぞれに設けられた電極であり、Ａ−Ａ′は半導体素子
の中心を示している。
フリップチップ接続は、半導体素子１と配線基板２の
電極４の電気的接続を、はんだバンプ３を加熱溶融する
一括接続で行えるので、ワイヤボンディング法に比べて
作業性が優れている。又、ワイヤボンディング法及びTA
B（Tape Automated Bonding）法のように電極配置が半
導体素子の周辺に限定されないので、大幅に接続端子数
を増大できるという特徴をもっている。
電極４の電気的接続を、はんだバンプ３を加熱溶融する
一括接続で行えるので、ワイヤボンディング法に比べて
作業性が優れている。又、ワイヤボンディング法及びTA
B（Tape Automated Bonding）法のように電極配置が半
導体素子の周辺に限定されないので、大幅に接続端子数
を増大できるという特徴をもっている。
しかしながら、この接続構造では第６図に示すよう
に、温度変化が生じた場合半導体素子１と配線基板２と
の熱膨張係数の差による寸法ずれＢが発生し、はんだバ
ンプ３に剪断歪みを生じ接続信頼性が低下する。
に、温度変化が生じた場合半導体素子１と配線基板２と
の熱膨張係数の差による寸法ずれＢが発生し、はんだバ
ンプ３に剪断歪みを生じ接続信頼性が低下する。
剪断歪みは、はんだバンプ３と半導体素子１との中心
距離の増加とともに増大するため、はんだバンプ３の許
容しうる剪断歪み量からはんだバンプ３を配置できる領
域が制限され、多端子化ならびに大面積の半導体素子へ
の適用が困難であった。
距離の増加とともに増大するため、はんだバンプ３の許
容しうる剪断歪み量からはんだバンプ３を配置できる領
域が制限され、多端子化ならびに大面積の半導体素子へ
の適用が困難であった。
このはんだバンプの剪断歪みを低減させる手段とし
て、半導体素子と熱膨張係数の近い配線基板材料を用い
る方法が考えられるが、配線基板材料が制限されてしま
うという欠点がある。
て、半導体素子と熱膨張係数の近い配線基板材料を用い
る方法が考えられるが、配線基板材料が制限されてしま
うという欠点がある。
一方、ポリイミドフィルムで支持したはんだバンプを
重ねて多段バンプを形成し、剪断歪みを低減する方法
（特開昭62-293730号公報）が提案されている。
重ねて多段バンプを形成し、剪断歪みを低減する方法
（特開昭62-293730号公報）が提案されている。
しかしながら、はんだバンプを積み重ねるため、必要
部材の増加、接続工数の増加に伴う価格上昇という欠点
がある。
部材の増加、接続工数の増加に伴う価格上昇という欠点
がある。
又、第７図は金属バンプを圧力で当接させて電気的接
続を得る半導体素子接続構造である。第７図において、
半導体素子１と配線基板２のそれぞれの電極４上には金
属バンプ23が形成されている。この電極バンプ23には樹
脂５の硬化時の収縮力により圧力が加わり、金属バンプ
同士が機械的に接触し電気的接続が得られる。
続を得る半導体素子接続構造である。第７図において、
半導体素子１と配線基板２のそれぞれの電極４上には金
属バンプ23が形成されている。この電極バンプ23には樹
脂５の硬化時の収縮力により圧力が加わり、金属バンプ
同士が機械的に接触し電気的接続が得られる。
しかしながら、この接続構造では金属バンプの高さが
バラツクと電気的接続が得られない箇所が生ずる。又、
樹脂５の熱膨張係数は金属バンプ23に比べて大きいた
め、温度変化が生じると圧力が弱まり、金属バンプの接
触が不安定になるので、接続信頼性に欠けるという問題
点があった。
バラツクと電気的接続が得られない箇所が生ずる。又、
樹脂５の熱膨張係数は金属バンプ23に比べて大きいた
め、温度変化が生じると圧力が弱まり、金属バンプの接
触が不安定になるので、接続信頼性に欠けるという問題
点があった。
（発明が解決しようとする課題） 本発明では、上記した半導体素子と配線基板の間に発
生する大きな剪断歪み、バンプ高さのバラツキ及び樹脂
との熱膨張係数の差による圧力変動に対して電気的接続
の信頼性が高く、しかも微細接続が可能な安価な半導体
素子接続方法を提供するものである。
生する大きな剪断歪み、バンプ高さのバラツキ及び樹脂
との熱膨張係数の差による圧力変動に対して電気的接続
の信頼性が高く、しかも微細接続が可能な安価な半導体
素子接続方法を提供するものである。
（課題を解決するための手段） 本発明は、超弾性体材料を介在させて電気的に接続す
る半導体素子接続方法であって、超弾性体材料を真空蒸
着、スパッタリング及びCVD（Chemical vapor depositi
on）のいずれかにより形成することを特徴とする半導体
素子接続方法である。
る半導体素子接続方法であって、超弾性体材料を真空蒸
着、スパッタリング及びCVD（Chemical vapor depositi
on）のいずれかにより形成することを特徴とする半導体
素子接続方法である。
本発明では前述の課題を解決するために超弾性体材料
を介在させた半導体素子実装方法とし、超弾性体材料を
半導体素子の接続部又は実装配線基板の接続部に選択的
に製膜させバンプ構造とし、そのバンプを接続点として
加圧することにより又は表面に被覆したはんだなどを溶
融させることにより接続を得る半導体素子接続方法であ
る。
を介在させた半導体素子実装方法とし、超弾性体材料を
半導体素子の接続部又は実装配線基板の接続部に選択的
に製膜させバンプ構造とし、そのバンプを接続点として
加圧することにより又は表面に被覆したはんだなどを溶
融させることにより接続を得る半導体素子接続方法であ
る。
本発明で用いる超弾性体材料としては、弾性歪みが0.
5％以上の金属、例えばTi-Ni,Cu-Al-Ni,Au-Cu-Znなどが
あり、これらの合金を真空蒸着、スパッタリング又はCV
Dにより接続点に形成するものである。
5％以上の金属、例えばTi-Ni,Cu-Al-Ni,Au-Cu-Znなどが
あり、これらの合金を真空蒸着、スパッタリング又はCV
Dにより接続点に形成するものである。
真空蒸着の際には、複数の蒸着源から金属元素を蒸着
させて、超弾性体材料を形成させる同時蒸着を適用する
ことが望ましい。
させて、超弾性体材料を形成させる同時蒸着を適用する
ことが望ましい。
このようにして形成した超弾性合金は超弾性特性を向
上させるために、必要に応じて加熱急冷等の熱処理を施
してもよい。
上させるために、必要に応じて加熱急冷等の熱処理を施
してもよい。
本発明で使用可能な超弾性合金の種類と組成の例を第
１表に示した。
１表に示した。
本発明では、これらの超弾性体材料を半導体素子にお
ける熱歪みを受ける部分に使用することにより繰り返し
の歪みに対しても弾性範囲で変形を繰り返すことから破
断を防止することを狙ったものであり、外部歪みに柔軟
に追従するバンプ構造である。
ける熱歪みを受ける部分に使用することにより繰り返し
の歪みに対しても弾性範囲で変形を繰り返すことから破
断を防止することを狙ったものであり、外部歪みに柔軟
に追従するバンプ構造である。
また、超弾性体材料はバンプ材料として高精度に形成
できるため前記の理由とあいまって信頼性の高い半導体
接続を得ることができる。
できるため前記の理由とあいまって信頼性の高い半導体
接続を得ることができる。
以下に本発明の内容を図面に示す実施例に基いて説明
する。
する。
（実施例） 第１図は本発明の接続部の断面構造を示すもので、６
は半導体素子１の電極４以外をマスクするパッシベーシ
ョン膜,7は超弾性バンプ（Ti-50.5at％ Ni）,8は接触
抵抗を下げるための金層を示し、半導体素子１の電極４
に超弾性バンプ７を形成した後、配線基板２の電極４と
アライメントし収縮性樹脂などで加圧固定したものを示
している。
は半導体素子１の電極４以外をマスクするパッシベーシ
ョン膜,7は超弾性バンプ（Ti-50.5at％ Ni）,8は接触
抵抗を下げるための金層を示し、半導体素子１の電極４
に超弾性バンプ７を形成した後、配線基板２の電極４と
アライメントし収縮性樹脂などで加圧固定したものを示
している。
第２図は本発明の実施例の工程フローを示したもの
で、第２図と第３図（ａ）〜（ｅ）を用いて順次説明す
る。
で、第２図と第３図（ａ）〜（ｅ）を用いて順次説明す
る。
まず第３図（ａ）の半導体素子１において、第３図
（ｂ）の如く電極４以外の部分にSiO2などでパッシベー
ション膜６を形成する。次に第３図（ｃ）に示すように
超弾性体材料Ni-Ti7を真空蒸着又はスパッタリングで所
定の厚さに形成する。スパッタリングではターゲット組
成と成膜組成がほぼ等しいことからTi-NiをTi-50.5at％
Niとする。
（ｂ）の如く電極４以外の部分にSiO2などでパッシベー
ション膜６を形成する。次に第３図（ｃ）に示すように
超弾性体材料Ni-Ti7を真空蒸着又はスパッタリングで所
定の厚さに形成する。スパッタリングではターゲット組
成と成膜組成がほぼ等しいことからTi-NiをTi-50.5at％
Niとする。
一方真空蒸着法では金属の蒸気圧の違いから最初から
目的組成と同じ合金を用意しても目的の組成とすること
が難しい。そのため複数の蒸着源から金属元素を蒸発さ
せる同時蒸着がよい。
目的組成と同じ合金を用意しても目的の組成とすること
が難しい。そのため複数の蒸着源から金属元素を蒸発さ
せる同時蒸着がよい。
第４図には多元素同時蒸着装置を示した。第４図にお
いて９は真空チャンバー,10は基板ホルダー及びヒータ
ー,11は膜厚モニター,12は拡散ポンプ,13はロータリー
ポンプ,14はNi用蒸発ルツボ,15はTi用蒸発ルツボ,16
は、EB源、17はNi蒸発モニター,18はTi蒸発モニター,19
はシャッターを示している。
いて９は真空チャンバー,10は基板ホルダー及びヒータ
ー,11は膜厚モニター,12は拡散ポンプ,13はロータリー
ポンプ,14はNi用蒸発ルツボ,15はTi用蒸発ルツボ,16
は、EB源、17はNi蒸発モニター,18はTi蒸発モニター,19
はシャッターを示している。
この蒸着機において真空チャンバー９内を10-5〜10-6
torrオーダに真空とし、シャッター19を閉じたままEB源
16をNi,Tiルツボ14,15にあて蒸発させる。それぞれの金
属ルツボの近傍に蒸発モニター17,19を設置しておき、
予め設定された蒸着量になるようにEB源パワーをコント
ロールする。各蒸発量が安定したところでシャッター19
を開き半導体素子１にTi-Ni合金として成膜させる。合
金膜厚の制御は膜圧モニター11を用いて行う。
torrオーダに真空とし、シャッター19を閉じたままEB源
16をNi,Tiルツボ14,15にあて蒸発させる。それぞれの金
属ルツボの近傍に蒸発モニター17,19を設置しておき、
予め設定された蒸着量になるようにEB源パワーをコント
ロールする。各蒸発量が安定したところでシャッター19
を開き半導体素子１にTi-Ni合金として成膜させる。合
金膜厚の制御は膜圧モニター11を用いて行う。
このようにして組成及び膜厚をコントロールして得ら
れた超弾性膜上にフォトリソによりバンプとなる部分が
露出するようにレジスト20を形成する。その後蒸着など
により金層８を形成し（第３図（ｄ））、リフトオフ法
でレジスト20を剥離することによりバンプ上の金属８の
みを残す。
れた超弾性膜上にフォトリソによりバンプとなる部分が
露出するようにレジスト20を形成する。その後蒸着など
により金層８を形成し（第３図（ｄ））、リフトオフ法
でレジスト20を剥離することによりバンプ上の金属８の
みを残す。
次に金属８をエッチングレジストとして超弾性膜をエ
ッチングしてバンプを形成する（第３図（ｅ））。
ッチングしてバンプを形成する（第３図（ｅ））。
このようにして完成した超弾性バンプ付き半導体素子
１を配線基板２の電極４とアライメントし収縮性樹脂な
どで加圧固定し接続を得る。
１を配線基板２の電極４とアライメントし収縮性樹脂な
どで加圧固定し接続を得る。
又接続手段として配線基板２の電極４の表面をはんだ
仕上げしておき、半導体素子とアライメント後、リフロ
ー炉ではんだ接合させることもできる。
仕上げしておき、半導体素子とアライメント後、リフロ
ー炉ではんだ接合させることもできる。
以上述べたような接続構造にすることにより本弾性体
バンプは８％の弾性歪みを示し０〜150℃の温度サイク
ルを1000回繰り返しても電気的接続は維持された。
バンプは８％の弾性歪みを示し０〜150℃の温度サイク
ルを1000回繰り返しても電気的接続は維持された。
（発明の効果） 以上説明したように本発明は超弾性体材料を真空蒸着
スパッタリング又はCVDにて高精度に半導体素子の電極
のバンプとして形成するため熱歪みなどの外圧に対して
もバンプ自身の弾性変形を利用して配線基板の電極に追
従するため信頼性の高いフリップチップ接続が可能とな
った。
スパッタリング又はCVDにて高精度に半導体素子の電極
のバンプとして形成するため熱歪みなどの外圧に対して
もバンプ自身の弾性変形を利用して配線基板の電極に追
従するため信頼性の高いフリップチップ接続が可能とな
った。
第１図は本発明の実施例で、超弾性バンプを用いた接続
構造を示す断面図である。 第２図および第３図は本発明の工程フロー及び断面状態
を示したものである。 第４図は多元素同時蒸着装置の説明図である。 第５図〜第７図は従来のはんだバンプにより接続された
半導体素子と配線基板の断面図で、第６図は温度変化に
より配線基板が膨張しバンプ剪断歪みが導入された様子
を示し、第７図ははんだバンプを圧力で接触させて収縮
性樹脂で固めた場合の半導体素子接続構造の断面図であ
る。 １……半導体素子,2……配線基板,3……はんだバンプ,4
……金属電極,5……収縮性樹脂,6……パッシベーション
膜,7……超弾性バンプ,8……金層,9……真空チャンバ
ー,10……基板ホルダー及びヒーター,11……膜厚モニタ
ー,12……拡散ポンプ,13……ロータリーポンプ,14……N
i用蒸発ルツボ,15……Ti用蒸発ルツボ,16……EB源、17
……Ni用モニター,18……Ti用モニター,19……シャッタ
ー,23……金属バンプ。
構造を示す断面図である。 第２図および第３図は本発明の工程フロー及び断面状態
を示したものである。 第４図は多元素同時蒸着装置の説明図である。 第５図〜第７図は従来のはんだバンプにより接続された
半導体素子と配線基板の断面図で、第６図は温度変化に
より配線基板が膨張しバンプ剪断歪みが導入された様子
を示し、第７図ははんだバンプを圧力で接触させて収縮
性樹脂で固めた場合の半導体素子接続構造の断面図であ
る。 １……半導体素子,2……配線基板,3……はんだバンプ,4
……金属電極,5……収縮性樹脂,6……パッシベーション
膜,7……超弾性バンプ,8……金層,9……真空チャンバ
ー,10……基板ホルダー及びヒーター,11……膜厚モニタ
ー,12……拡散ポンプ,13……ロータリーポンプ,14……N
i用蒸発ルツボ,15……Ti用蒸発ルツボ,16……EB源、17
……Ni用モニター,18……Ti用モニター,19……シャッタ
ー,23……金属バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大関 芳雄 神奈川県川崎市中原区井田1618番地 新 日本製鐵株式會社第１技術研究所内 (72)発明者 渡辺 敬介 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 金森 孝史 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 井口 泰男 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭63−306634（ＪＰ，Ａ) 特開 昭57−28337（ＪＰ，Ａ) 特開 平２−137240（ＪＰ，Ａ) 特開 平２−206124（ＪＰ，Ａ) 特開 平２−206125（ＪＰ，Ａ) 特開 平２−206137（ＪＰ，Ａ) 特開 平２−206139（ＪＰ，Ａ) 特開 平２−224256（ＪＰ，Ａ) 特開 平２−237130（ＪＰ，Ａ)
Claims (2)
- 【請求項１】超弾性体材料を介在させて電気的に接続す
る半導体素子接続方法であって、超弾性体材料を真空蒸
着，スパッタリングおよびCVDのいずれかにより形成す
ることを特徴とする半導体素子接続方法。 - 【請求項２】真空蒸着が、複数の蒸着源から金属元素を
蒸着させて超弾性体材料を形成させる同時蒸着である請
求項１記載の半導体素子接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058470A JP2709503B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体素子接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058470A JP2709503B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体素子接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237128A JPH02237128A (ja) | 1990-09-19 |
| JP2709503B2 true JP2709503B2 (ja) | 1998-02-04 |
Family
ID=13085319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058470A Expired - Fee Related JP2709503B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体素子接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709503B2 (ja) |
-
1989
- 1989-03-10 JP JP1058470A patent/JP2709503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237128A (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2515708B2 (ja) | 大面積の電力用電子デバイスを基板上に固定する方法 | |
| WO1999008322A1 (de) | Halbleiterkörper mit rückseitenmetallisierung | |
| US5893511A (en) | Pressure sintering method for fastening electronic components on a substrate | |
| JP2709503B2 (ja) | 半導体素子接続方法 | |
| US3401055A (en) | Vapor depositing solder | |
| JP2709504B2 (ja) | 半導体素子接続構造 | |
| JPH0193149A (ja) | 半導体装置 | |
| JPS63204620A (ja) | ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法 | |
| JP2721102B2 (ja) | オーム接触電極の形成方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JP2709501B2 (ja) | 半導体素子接続方法 | |
| JPS61111525A (ja) | 半導体素子の電極形成方法 | |
| JP2770040B2 (ja) | バンプ形成方法および半導体素子接続方法 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPH02206139A (ja) | 半導体素子接続構造 | |
| JPS59104472A (ja) | フラツシユ蒸着方法 | |
| JP2742686B2 (ja) | 半導体装置 | |
| JPH0582969B2 (ja) | ||
| JPS59121925A (ja) | 半導体装置の製造方法 | |
| JPH03171631A (ja) | バンプ電極の形成方法 | |
| RU1827399C (ru) | Способ получени покрытий в вакууме | |
| JP3431321B2 (ja) | バンプ形成方法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JP2582095B2 (ja) | ダイヤモンドヒートシンクの製造法 | |
| NL8700967A (nl) | Werkwijze voor het vervaardigen van een onderdeel met op tenminste een oppervlak daarvan een soldeermateriaalbekleding, alsmede aldus vervaardigd onderdeel. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |