JP2721102B2 - オーム接触電極の形成方法 - Google Patents
オーム接触電極の形成方法Info
- Publication number
- JP2721102B2 JP2721102B2 JP31826992A JP31826992A JP2721102B2 JP 2721102 B2 JP2721102 B2 JP 2721102B2 JP 31826992 A JP31826992 A JP 31826992A JP 31826992 A JP31826992 A JP 31826992A JP 2721102 B2 JP2721102 B2 JP 2721102B2
- Authority
- JP
- Japan
- Prior art keywords
- auge
- ohmic contact
- contact electrode
- film
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造過程
で用いられるオーム接触電極の形成方法に関する。
で用いられるオーム接触電極の形成方法に関する。
【０００２】
【従来の技術】従来の半導体デバイスにおいては、ｎ型
ＧａＡｓ基板上のオーム接触電極は、Ｎｉ、Ｇｅ、Ａｕ
Ｇｅ及びＡｕの各膜を順次別々に、ｎ型ＧａＡｓ基板の
表面上に蒸着させた後、ＧａＡｓ基板上の蒸着部分を合
金化することによって製造される。当該合金化工程にお
いて、Ｇｅ膜からＧｅがＧａＡｓ中に拡散する拡散反応
が生じ、当該拡散反応がＮｉ膜によって促進されて、オ
ーム接触型電極が形成される。
ＧａＡｓ基板上のオーム接触電極は、Ｎｉ、Ｇｅ、Ａｕ
Ｇｅ及びＡｕの各膜を順次別々に、ｎ型ＧａＡｓ基板の
表面上に蒸着させた後、ＧａＡｓ基板上の蒸着部分を合
金化することによって製造される。当該合金化工程にお
いて、Ｇｅ膜からＧｅがＧａＡｓ中に拡散する拡散反応
が生じ、当該拡散反応がＮｉ膜によって促進されて、オ
ーム接触型電極が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ように各膜を順次別々に蒸着するこの従来のオーム接触
電極の形成方法（以下、従来の方法という。）を用いて
製造された半導体デバイスにおいては、当該オーム接触
電極の接触抵抗が比較的大きく、これらの電極を用いて
構成された半導体デバイスの寄生抵抗を増大させること
となる。また、安定な電気的特性を得るためには、別々
に蒸着する金属膜厚を正確に制御する必要があった。
ように各膜を順次別々に蒸着するこの従来のオーム接触
電極の形成方法（以下、従来の方法という。）を用いて
製造された半導体デバイスにおいては、当該オーム接触
電極の接触抵抗が比較的大きく、これらの電極を用いて
構成された半導体デバイスの寄生抵抗を増大させること
となる。また、安定な電気的特性を得るためには、別々
に蒸着する金属膜厚を正確に制御する必要があった。
【０００４】上記従来の方法を用いて形成したオーム接
触電極の電気的特性は、金属層の層厚の変動又は化学組
成の変動に対してきわめて敏感に変動し、接触抵抗及び
その均一性が低下することになる。
触電極の電気的特性は、金属層の層厚の変動又は化学組
成の変動に対してきわめて敏感に変動し、接触抵抗及び
その均一性が低下することになる。
【０００５】また、従来のオーム接触電極を形成する製
造工程にかかる所要時間は比較的長いという問題点があ
った。
造工程にかかる所要時間は比較的長いという問題点があ
った。
【０００６】以上の問題点を解決するために、「最初に
薄いＮｉ膜をＡｕＧｅの蒸着に先立って形成した方がオ
ーム接触電極の接触抵抗が低くなりその接触面積に対す
る均一性が改善されるという報告」と、逆に「最初に薄
いＧｅ膜を形成した方が接触抵抗が低くなりその均一性
が改善されるという報告」とがあり、ｎ型ＧａＡｓ基板
に対してオーム接触電極を安定に形成する方法について
は、十分にわかっていなかった。
薄いＮｉ膜をＡｕＧｅの蒸着に先立って形成した方がオ
ーム接触電極の接触抵抗が低くなりその接触面積に対す
る均一性が改善されるという報告」と、逆に「最初に薄
いＧｅ膜を形成した方が接触抵抗が低くなりその均一性
が改善されるという報告」とがあり、ｎ型ＧａＡｓ基板
に対してオーム接触電極を安定に形成する方法について
は、十分にわかっていなかった。
【０００７】本発明の目的は以上の問題点を解決し、オ
ーム接触電極を形成する製造工程が従来の方法に比較し
て簡単であって、当該工程にかかる所要時間を従来の方
法に比較して大幅に短縮することができ、電気的特性が
金属層の層厚の変動又は化学組成の変動に対してほとん
ど変動せず、接触抵抗及びその均一性が低下することが
ないオーム接触電極の形成方法を提供することにある。
ーム接触電極を形成する製造工程が従来の方法に比較し
て簡単であって、当該工程にかかる所要時間を従来の方
法に比較して大幅に短縮することができ、電気的特性が
金属層の層厚の変動又は化学組成の変動に対してほとん
ど変動せず、接触抵抗及びその均一性が低下することが
ないオーム接触電極の形成方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明に係るオーム接触
電極の形成方法は、Ｎｉ及びＡｕＧｅの共融合金を同時
に加熱することによって、ｎ型ＧａＡｓ基板上に蒸着し
てＮｉ及びＡｕＧｅの混合膜を形成するステップと、Ａ
ｕを加熱することによって、上記Ｎｉ及びＡｕＧｅの混
合膜上に蒸着してＡｕ膜を形成するステップと、上記Ｎ
ｉ及びＡｕＧｅの混合膜と上記Ａｕ膜が形成されたｎ型
ＧａＡｓ基板を加熱することによって、上記Ｎｉ及びＡ
ｕＧｅの混合膜と上記ｎ型ＧａＡｓ基板とを融合させて
合金化するステップとを含むことを特徴とする。
電極の形成方法は、Ｎｉ及びＡｕＧｅの共融合金を同時
に加熱することによって、ｎ型ＧａＡｓ基板上に蒸着し
てＮｉ及びＡｕＧｅの混合膜を形成するステップと、Ａ
ｕを加熱することによって、上記Ｎｉ及びＡｕＧｅの混
合膜上に蒸着してＡｕ膜を形成するステップと、上記Ｎ
ｉ及びＡｕＧｅの混合膜と上記Ａｕ膜が形成されたｎ型
ＧａＡｓ基板を加熱することによって、上記Ｎｉ及びＡ
ｕＧｅの混合膜と上記ｎ型ＧａＡｓ基板とを融合させて
合金化するステップとを含むことを特徴とする。
【０００９】
【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。
ついて説明する。
【００１０】図１は、本発明に係る一実施例であるオー
ム接触電極を有する半導体デバイスの一部分を示す断面
図である。
ム接触電極を有する半導体デバイスの一部分を示す断面
図である。
【００１１】本実施例のオーム接触電極の形成方法は、
純粋Ｎｉ及びＡｕＧｅ共融合金（２７原子％Ｇｅ）を同
時にｎ型ＧａＡｓ基板１上に蒸着してＮｉ及びＡｕＧｅ
の混合膜２を直接接触状態で形成し、次いで当該Ｎｉ及
びＡｕＧｅの混合膜２上にＡｕを蒸着させてＡｕ膜３を
形成し、さらに上記膜２，３が形成されたＧａＡｓ基板
１を加熱することによって上記膜２の金属とＧａＡｓ基
板との間で合金化することを特徴とする。
純粋Ｎｉ及びＡｕＧｅ共融合金（２７原子％Ｇｅ）を同
時にｎ型ＧａＡｓ基板１上に蒸着してＮｉ及びＡｕＧｅ
の混合膜２を直接接触状態で形成し、次いで当該Ｎｉ及
びＡｕＧｅの混合膜２上にＡｕを蒸着させてＡｕ膜３を
形成し、さらに上記膜２，３が形成されたＧａＡｓ基板
１を加熱することによって上記膜２の金属とＧａＡｓ基
板との間で合金化することを特徴とする。
【００１２】公知の真空金属蒸着装置を用いて、本実施
例のオーム接触電極の形成工程について、図１を参照し
て以下に説明する。
例のオーム接触電極の形成工程について、図１を参照し
て以下に説明する。
【００１３】０．０７ｇの純粋Ｎｉと、０．４４ｇのＡ
ｕＧｅの共融合金（ここで、２７原子％のＧｅであ
る。）とをそれぞれ秤量して、純粋ＮｉとＡｕＧｅの共
融合金の重量比の値は０．１６とする。このように秤量
された純粋Ｎｉ及びＡｕＧｅの共融合金を、真空金属蒸
着装置の気密構造を有する蒸着室内に載置された同一の
第１の受け皿上に並置する。本実施例において用いるＡ
ｕＧｅは共融合金である必要があり、当該共融合金の材
料の化学的組成は固定されている。一方、純粋Ａｕを、
上記蒸着室内に載置された別の第２の受け皿上に置く。
なお、当該工程で用いる純粋Ｎｉと純粋Ａｕの純度は、
９９．９％以上の純度が必要である。また、当該金属蒸
着装置の蒸着室はシャッタを有するとともに、当該蒸着
室には真空ポンプが接続されている。また、上記第１の
受け皿は当該受け皿を加熱するための第１のヒータ上に
載置され、上記第２の受け皿は当該受け皿を加熱するた
めの第２のヒータ上に載置される。
ｕＧｅの共融合金（ここで、２７原子％のＧｅであ
る。）とをそれぞれ秤量して、純粋ＮｉとＡｕＧｅの共
融合金の重量比の値は０．１６とする。このように秤量
された純粋Ｎｉ及びＡｕＧｅの共融合金を、真空金属蒸
着装置の気密構造を有する蒸着室内に載置された同一の
第１の受け皿上に並置する。本実施例において用いるＡ
ｕＧｅは共融合金である必要があり、当該共融合金の材
料の化学的組成は固定されている。一方、純粋Ａｕを、
上記蒸着室内に載置された別の第２の受け皿上に置く。
なお、当該工程で用いる純粋Ｎｉと純粋Ａｕの純度は、
９９．９％以上の純度が必要である。また、当該金属蒸
着装置の蒸着室はシャッタを有するとともに、当該蒸着
室には真空ポンプが接続されている。また、上記第１の
受け皿は当該受け皿を加熱するための第１のヒータ上に
載置され、上記第２の受け皿は当該受け皿を加熱するた
めの第２のヒータ上に載置される。
【００１４】次いで、当該蒸着室内であって、上記第１
と第２の受け皿から閉じられたシャッタを介して対向す
る位置であって金属蒸着の目標となる位置に載置された
処理台上に、ＧａＡｓ基板１を、その処理表面が上記シ
ャッタを介して上記第１と第２の受け皿の方向に向くよ
うに載置する。さらに、当該蒸着室内を気密状態とし、
真空ポンプを用いて当該蒸着室内の内圧を、少なくとも
２×１０-5Ｔｏｒｒまでに下げて高真空状態にする。
と第２の受け皿から閉じられたシャッタを介して対向す
る位置であって金属蒸着の目標となる位置に載置された
処理台上に、ＧａＡｓ基板１を、その処理表面が上記シ
ャッタを介して上記第１と第２の受け皿の方向に向くよ
うに載置する。さらに、当該蒸着室内を気密状態とし、
真空ポンプを用いて当該蒸着室内の内圧を、少なくとも
２×１０-5Ｔｏｒｒまでに下げて高真空状態にする。
【００１５】そして、上記純粋Ｎｉ及びＡｕＧｅの共融
合金を同時に、両者が収容された第１の受け皿から以下
のようにして、ＡｕＧｅの共融合金の化学的組成が保持
されるように蒸着させる。すなわち、まず、これらの金
属が溶融するまで第１のヒータに通電して加熱した後、
上記シャッタを開き、さらに、これらすべての金属が蒸
発するまで上記第１のヒータに通電して加熱しつづけ
る。これによって、これらの金属のすべてがＧａＡｓ基
板１上に蒸着して直接接触状態で、Ｎｉ及びＡｕＧｅの
混合膜２が形成される。ここで、上記第１の受け皿上の
すべての金属を蒸発させることによって、ＡｕＧｅの共
融合金の組成はＧａＡｓ基板１上のＮｉ及びＡｕＧｅの
混合膜２内において保持される。本発明者による実験に
おいては、第１のヒータへの通電電圧を調節することに
よって、Ｎｉ及びＡｕＧｅの混合膜２の蒸着速度を１５
Å／秒に設定し、蒸着時間を１７秒から４３秒まで変化
させた。
合金を同時に、両者が収容された第１の受け皿から以下
のようにして、ＡｕＧｅの共融合金の化学的組成が保持
されるように蒸着させる。すなわち、まず、これらの金
属が溶融するまで第１のヒータに通電して加熱した後、
上記シャッタを開き、さらに、これらすべての金属が蒸
発するまで上記第１のヒータに通電して加熱しつづけ
る。これによって、これらの金属のすべてがＧａＡｓ基
板１上に蒸着して直接接触状態で、Ｎｉ及びＡｕＧｅの
混合膜２が形成される。ここで、上記第１の受け皿上の
すべての金属を蒸発させることによって、ＡｕＧｅの共
融合金の組成はＧａＡｓ基板１上のＮｉ及びＡｕＧｅの
混合膜２内において保持される。本発明者による実験に
おいては、第１のヒータへの通電電圧を調節することに
よって、Ｎｉ及びＡｕＧｅの混合膜２の蒸着速度を１５
Å／秒に設定し、蒸着時間を１７秒から４３秒まで変化
させた。
【００１６】続いて、同様の手順により、第２のヒータ
に通電することによって、上記第２の受け皿を介して純
粋Ａｕを加熱して、上記Ｎｉ及びＡｕＧｅの混合膜２上
に当該膜２の表面を覆うように蒸着させ、Ａｕ膜３を形
成する。本発明者による実験においては、第２のヒータ
への通電電圧を調節することによって、Ａｕ膜３の蒸着
速度を３０Å／秒に設定し、蒸着時間を５２秒から８４
秒まで変化させた。
に通電することによって、上記第２の受け皿を介して純
粋Ａｕを加熱して、上記Ｎｉ及びＡｕＧｅの混合膜２上
に当該膜２の表面を覆うように蒸着させ、Ａｕ膜３を形
成する。本発明者による実験においては、第２のヒータ
への通電電圧を調節することによって、Ａｕ膜３の蒸着
速度を３０Å／秒に設定し、蒸着時間を５２秒から８４
秒まで変化させた。
【００１７】さらに、上記膜２，３が蒸着されたＧａＡ
ｓ基板１を公知の石英炉内に移し、当該石英炉内にＮ2
ガスを充填して、当該ＧａＡｓ基板１を、好ましくは４
５０°Ｃで５分間加熱することによって、ＧａＡｓ基板
１を加熱し、Ｎｉ及びＡｕＧｅの混合膜２とＡｕ膜３の
金属をＧａＡｓ基板との間で融合させて合金化する。当
該合金化工程において、Ｎｉ及びＡｕＧｅの混合膜２か
らＧｅがＧａＡｓ基板１中に拡散する拡散反応が生じ、
当該拡散反応がＮｉによって促進されて、ｎ型ＧａＡｓ
基板１上にオーム接触電極が形成される。
ｓ基板１を公知の石英炉内に移し、当該石英炉内にＮ2
ガスを充填して、当該ＧａＡｓ基板１を、好ましくは４
５０°Ｃで５分間加熱することによって、ＧａＡｓ基板
１を加熱し、Ｎｉ及びＡｕＧｅの混合膜２とＡｕ膜３の
金属をＧａＡｓ基板との間で融合させて合金化する。当
該合金化工程において、Ｎｉ及びＡｕＧｅの混合膜２か
らＧｅがＧａＡｓ基板１中に拡散する拡散反応が生じ、
当該拡散反応がＮｉによって促進されて、ｎ型ＧａＡｓ
基板１上にオーム接触電極が形成される。
【００１８】なお、本発明に係るオーム接触電極の形成
方法を用いてオーム接触電極を形成するときの電極組成
物のモル比は、好ましくは以下の通りである。 （ａ）Ｇｅ…０．９６モル％乃至１．７３モル％ （ｂ）Ｎｉ…２．６３モル％乃至４．５５モル％ （ｃ）Ａｕ…９３．７９モル％乃至９６．４１モル％
方法を用いてオーム接触電極を形成するときの電極組成
物のモル比は、好ましくは以下の通りである。 （ａ）Ｇｅ…０．９６モル％乃至１．７３モル％ （ｂ）Ｎｉ…２．６３モル％乃至４．５５モル％ （ｃ）Ａｕ…９３．７９モル％乃至９６．４１モル％
【００１９】本発明者の実験によれば、上記の工程をお
いて少なくとも上記電極組成物のモル比を制御するだけ
で、金属膜厚の精密な制御をしないで、より小さい接触
抵抗とその高い均一性を得ることができた。言い換えれ
ば、上記のようにオーム接触電極のモル比を変化しても
より小さい接触抵抗とその高い均一性を得ることができ
る。従来の方法では、オーム接触電極の接触抵抗は０．
０７４Ω・ｍｍ程度であるが、本実施例の形成方法を用
いた場合、本発明者の実験では、０．０２０Ω・ｍｍの
接触抵抗値を得ている。また、その均一性についても±
０．００４Ω・ｍｍを得ることができることを確認し
た。
いて少なくとも上記電極組成物のモル比を制御するだけ
で、金属膜厚の精密な制御をしないで、より小さい接触
抵抗とその高い均一性を得ることができた。言い換えれ
ば、上記のようにオーム接触電極のモル比を変化しても
より小さい接触抵抗とその高い均一性を得ることができ
る。従来の方法では、オーム接触電極の接触抵抗は０．
０７４Ω・ｍｍ程度であるが、本実施例の形成方法を用
いた場合、本発明者の実験では、０．０２０Ω・ｍｍの
接触抵抗値を得ている。また、その均一性についても±
０．００４Ω・ｍｍを得ることができることを確認し
た。
【００２０】本実施例のオーム接触電極の形成方法によ
れば、以下のような特有の利点をある。 （ａ）金属膜厚の制御を精密に行う必要がなく、また、
純粋ＮｉとＡｕＧｅの共融合金については同時に蒸着す
るので、処理工程が従来の方法に比較して極めて簡単に
なり、かつ工程にかかる所要時間を従来の方法に比較し
て大幅に短縮することができる。 （ｂ）本実施例の方法を用いることにより、金属膜厚の
精密な制御をしないで、また、オーム接触電極の化学的
組成が所定の範囲内で変化しても、より小さい接触抵抗
とその高い均一性を得ることができる。これによって、
オーム接触電極を有する半導体デバイスの寄生抵抗を大
幅に低下させることができる。
れば、以下のような特有の利点をある。 （ａ）金属膜厚の制御を精密に行う必要がなく、また、
純粋ＮｉとＡｕＧｅの共融合金については同時に蒸着す
るので、処理工程が従来の方法に比較して極めて簡単に
なり、かつ工程にかかる所要時間を従来の方法に比較し
て大幅に短縮することができる。 （ｂ）本実施例の方法を用いることにより、金属膜厚の
精密な制御をしないで、また、オーム接触電極の化学的
組成が所定の範囲内で変化しても、より小さい接触抵抗
とその高い均一性を得ることができる。これによって、
オーム接触電極を有する半導体デバイスの寄生抵抗を大
幅に低下させることができる。
【００２１】上記のオーム接触電極の形成方法は、ｎ型
ＧａＡｓ基板を用いた例えばＦＥＴなどのすべてのＧａ
Ａｓ半導体デバイスの製造工程、並びにこれらＧａＡｓ
半導体デバイスを含む例えばＭＭＩＣ、ＧａＡｓメモリ
などの集積回路の製造工程などに幅広く適用することが
できる。
ＧａＡｓ基板を用いた例えばＦＥＴなどのすべてのＧａ
Ａｓ半導体デバイスの製造工程、並びにこれらＧａＡｓ
半導体デバイスを含む例えばＭＭＩＣ、ＧａＡｓメモリ
などの集積回路の製造工程などに幅広く適用することが
できる。
【００２２】
【発明の効果】以上詳述したように本発明によれば、Ｎ
ｉ及びＡｕＧｅの共融合金を同時に加熱することによっ
て、ｎ型ＧａＡｓ基板上に蒸着してＮｉ及びＡｕＧｅの
混合膜を形成するステップと、Ａｕを加熱することによ
って、上記Ｎｉ及びＡｕＧｅの混合膜上に蒸着してＡｕ
膜を形成するステップと、上記Ｎｉ及びＡｕＧｅの混合
膜と上記Ａｕ膜が形成されたｎ型ＧａＡｓ基板を加熱す
ることによって、上記Ｎｉ及びＡｕＧｅの混合膜と上記
ｎ型ＧａＡｓ基板とを融合させて合金化するステップと
を含む。従って、本発明は、以下の特有の利点を有す
る。 （ａ）金属膜厚の制御を精密に行う必要がなく、また、
純粋ＮｉとＡｕＧｅの共融合金については同時に蒸着す
るので、処理工程が従来の方法に比較して極めて簡単に
なり、かつ工程にかかる所要時間を従来の方法に比較し
て大幅に短縮することができる。 （ｂ）本発明の方法を用いることにより、金属膜厚の精
密な制御をしないで、また、オーム接触電極の化学的組
成が所定の範囲内で変化しても、より小さい接触抵抗と
その高い均一性を得ることができる。これによって、オ
ーム接触電極を有する半導体デバイスの寄生抵抗を大幅
に低下させることができる。
ｉ及びＡｕＧｅの共融合金を同時に加熱することによっ
て、ｎ型ＧａＡｓ基板上に蒸着してＮｉ及びＡｕＧｅの
混合膜を形成するステップと、Ａｕを加熱することによ
って、上記Ｎｉ及びＡｕＧｅの混合膜上に蒸着してＡｕ
膜を形成するステップと、上記Ｎｉ及びＡｕＧｅの混合
膜と上記Ａｕ膜が形成されたｎ型ＧａＡｓ基板を加熱す
ることによって、上記Ｎｉ及びＡｕＧｅの混合膜と上記
ｎ型ＧａＡｓ基板とを融合させて合金化するステップと
を含む。従って、本発明は、以下の特有の利点を有す
る。 （ａ）金属膜厚の制御を精密に行う必要がなく、また、
純粋ＮｉとＡｕＧｅの共融合金については同時に蒸着す
るので、処理工程が従来の方法に比較して極めて簡単に
なり、かつ工程にかかる所要時間を従来の方法に比較し
て大幅に短縮することができる。 （ｂ）本発明の方法を用いることにより、金属膜厚の精
密な制御をしないで、また、オーム接触電極の化学的組
成が所定の範囲内で変化しても、より小さい接触抵抗と
その高い均一性を得ることができる。これによって、オ
ーム接触電極を有する半導体デバイスの寄生抵抗を大幅
に低下させることができる。
【図１】 本発明に係る一実施例であるオーム接触電極
を有する半導体デバイスの一部分を示す断面図である。
を有する半導体デバイスの一部分を示す断面図である。
１…ｎ型ＧａＡｓ基板、 ２…Ｎｉ及びＡｕＧｅの混合膜、 ３…Ａｕ膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 敏英 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内
Claims (1)
- 【請求項１】 Ｎｉ及びＡｕＧｅの共融合金を同時に加
熱することによって、ｎ型ＧａＡｓ基板上に蒸着してＮ
ｉ及びＡｕＧｅの混合膜を形成するステップと、 Ａｕを加熱することによって、上記Ｎｉ及びＡｕＧｅの
混合膜上に蒸着してＡｕ膜を形成するステップと、 上記Ｎｉ及びＡｕＧｅの混合膜と上記Ａｕ膜が形成され
たｎ型ＧａＡｓ基板を加熱することによって、上記Ｎｉ
及びＡｕＧｅの混合膜と上記ｎ型ＧａＡｓ基板とを融合
させて合金化してオーム接触電極を形成するステップと
を含むことを特徴とするオーム接触電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31826992A JP2721102B2 (ja) | 1992-11-27 | 1992-11-27 | オーム接触電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31826992A JP2721102B2 (ja) | 1992-11-27 | 1992-11-27 | オーム接触電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163455A JPH06163455A (ja) | 1994-06-10 |
| JP2721102B2 true JP2721102B2 (ja) | 1998-03-04 |
Family
ID=18097318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31826992A Expired - Fee Related JP2721102B2 (ja) | 1992-11-27 | 1992-11-27 | オーム接触電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721102B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160563A (en) * | 1995-07-21 | 2000-12-12 | Gerber Garment Technology, Inc. | Pen and ink supply tube assembly for plotters and the like |
-
1992
- 1992-11-27 JP JP31826992A patent/JP2721102B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163455A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3649917B2 (ja) | キャパシタ用誘電体膜 | |
| US4952904A (en) | Adhesion layer for platinum based sensors | |
| US4180596A (en) | Method for providing a metal silicide layer on a substrate | |
| US4478881A (en) | Tungsten barrier contact | |
| US4796082A (en) | Thermally stable ohmic contact for gallium-arsenide | |
| US4141020A (en) | Intermetallic aluminum-transition metal compound Schottky contact | |
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US5358899A (en) | Oxygen assisted ohmic contact formation to n-type gallium arsenide | |
| US4316209A (en) | Metal/silicon contact and methods of fabrication thereof | |
| US4301188A (en) | Process for producing contact to GaAs active region | |
| US4035526A (en) | Evaporated solderable multilayer contact for silicon semiconductor | |
| US2965519A (en) | Method of making improved contacts to semiconductors | |
| US4310568A (en) | Method of fabricating improved Schottky barrier contacts | |
| JP2721102B2 (ja) | オーム接触電極の形成方法 | |
| US3959522A (en) | Method for forming an ohmic contact | |
| JPH06236855A (ja) | 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法 | |
| US3436614A (en) | Nonrectifying laminated ohmic contact for semiconductors consisting of chromium and 80% nickel | |
| US3498832A (en) | Material and method for producing cermet resistors | |
| JP3118957B2 (ja) | 電極形成方法 | |
| US5418188A (en) | Method for controlled positioning of a compound layer in a multilayer device | |
| EP0055140B1 (en) | Method of manufacturing a gaas field effect transistor | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| JPH0654807B2 (ja) | 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法 | |
| JPS58158918A (ja) | 金属窒化物薄膜の製造方法 | |
| JP2002208754A (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |