JPH03168692A - グラフイツクデイスプレイ表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はグラフィックディスプレイ表示方式に係り、特
に、ダブル・バッファ方式のグラフィックディスプレイ
表示方式に関する。

〔従来の技術〕

ダブル・バッファ方式の描画方式として、ＣＲＴ上の１
画面分の画像データを記憶するフレームメモリを２画面
分用意し、一方のフレームメモリの表示期間中に他方の
フレームメモリを書込み用に用い、書込みが終ったフレ
ームメモリを次に表示用とするように、順次繰返し処理
してＣＲＴ上に描画する方式がある。従来のダブル・バ
ッファ方式では′゛インターフェース”，１９８４，Ｏ
ｃｔ．，２３５頁の原理図にあるように，例えばフレー
ムメモリ（以下、ＦＭと略す）がｎ枚のメモリプレーン
で構威されているとすると、メモリプレーンｎ枚毎にの
み２画面（以下、２画面の一方を表両面、他方を裏画面
と呼ぶことにする，上記公知例文献中では一方をフレー
ムバッファＡ，他方をフレームバツファＢとしている）
の切替えを行っていた。なお、この種の技術が記載され
ている関連のものには例えば特開昭５９−１７７５８８
号，特開昭６４−７８２９４号等がある。

また、ＦＭを機能毎に、文字用ＦＭ，プリンク，ＪＴＩ
ＦＭ（ブリンク用のような目的で使用するＦ　Ｍのメモ
リプレーンをワークプレーンと呼ぶ）等に分け、これら
の機能毎に分けられたＦＭを合或して両面上に描画する
マルチスクリーン（″インターフェース”　１９８４，
Ｏｃｔ．，２３Ｇ頁）の考え方もあるが、この公知例で
は，扱う描画内容が、データとしても簡単な、いわゆる
静止画に対するデータで、動画処運等がない内容のもの
に限られていた。なお、この種の技術に関辿するものに
は、例えば特開昭６４　−　７２６８号等がある。

〔発明が解決しようとする課題〕

上記従来技術は、例えば通常表示用プレーンと、カーソ
ル，ドラツギング（移動）等により一時的にマンマシン
上のエコーとしてＣ　Ｒ　Ｔ上に描画する際のインタラ
クティブな表示のために使用するワークプレーンとをダ
ブル・バッファ制御で処理することを考えた場合、ワー
クプレーンのみの動画制御を行う際にも通常表示用プレ
ーン中の不必要なデータも表画面，ｉ画面中に描画しな
ければならず、著しくオーバーヘッドが出るという問題
があった。この点は、従来、複雑な図形をワークプレー
ン上で処理することが少なかったので問題点として上が
らなかったが，今日のように、複雑なドラッギング処理
を多数扱うことが必要になってきて，問題点が表面化し
てきた。

また、ソフトウェア処理でダブル・バッファ制御を行う
場合を考えると、前記従来技術によるダブル・バッファ
制御構成では、通常表示用プレーンに対するソフトウェ
ア処理もワークプレーンに対するソフトウェア処理も同
じ処理プロセスで対処することになり、制御が複雑にな
るという問題があった。

本発明の目的は、ダブル・バッファ制御時の上記した問
題点を解決し、通常表示用プレーンとワークプレーンと
を各々独立に、さらに一歩進んで、各々のメモリプレー
ン毎にダブル・バッファ制御を行うことを可能とするグ
ラフィックディスプレイ表示方式を提供することにある
。

〔課題を解決するための手段〕

上記目的を達成するために、本発明の請求項１において
は、複数枚のメモリプレーンより或るフレームメモリの
２つをダブル・バッファ制御する際に，ダブル・バッフ
ァ制Ｕのためのスイッチを，各々のメモリプレーン毎に
設ける方式とする。

請求項２においては、ダブル・バッファ制御用のスイッ
チを数枚のメモリプレーンｆｉｊに設ける方式とする。

また、請求項３においては、フレーｌ１メモリを構或す
る複数毎のメモリブレーンを，同じ群内のプレーンは同
じ機能を持つプレーンとなるように２群に（例えば２８
枚のメモリプレーンを、通常表示用プレーンである２４
枚を第１群とし、ワークプレーンである４枚を第２郡と
するように）分割し、分割された各群ごとにスイッチを
設ける方式とする。さらに、請求項４においては，上記
各スイッチが、メモリプレーン使用のソフトウェア処理
により切替え制御されるスイッチであるとき、各ソフト
ウェア処理プロセスにおけるメモリプレーンを，各々に
専用のメモリプレーンとする方式とする。

〔作用〕

請求項１の、フレームメモリを構或する複数枚のメモリ
プレーンの各々のメモリプレーン毎に設けたダブル・バ
ッファ制御用スイッチは、各メモリプレーン毎に表画面
，裏画面の表示を選択して行うように動作する、即ち、
ＣＲＴの１画面をさらに複数コマに細分割した１コマ画
面毎に画面表示の切替えを行う。これにより、１枚のメ
モリプレーン毎に、つまり、１コマ画面毎に、裏画面に
書く必要があるかないかの判断結果に応じた制御が可能
となり、描画オーバーヘッドをなくすことができる。

請求項２によれば、例えばマルチウインドウ方式の動画
処理の場合，各々のウインドウ毎に数枚のメモリプレー
ンを割り当て、動画処理を行うウインドウに割り当てら
れた数枚のメモリプレーンのみをダブル・バッファ制御
して動画処理を行うことが可能となり、処理効率が大幅
に向上する．請求項３によれば，例えば通常表示用メモ
リプレーンを第１群に、ワークプレーンを第２群に群分
けし、第２群のワークプレーンのみダブル・バソファ制
御して動画処理することが可能となり、これにより、通
常表示用メモリプレーン中のデータを不必要に裏画面中
に書込む忍要はなくなり、オーバーヘッドが大幅に軽減
する。

ダブル・パツファ制御用のスイッチを、フレームメモリ
使用のソフトウェア処理で切替え制御されるスイッチと
する場合、一般に通常表示用プレーンを制御するソフト
ウェア処理プロセスとワークプレーンを制御するソフ１
・ウエア処理プロセスとは、処理プロセスが別個のもの
であるのが通常であるので、請求項４のように、各々の
処理プロセスにおけるメモリプレーンを各々専用のメモ
リプレーンとすることにより、ダブル・バッファ制御用
のソフトウェア処理可能のスイッチを多数使用する場合
にも，制御が複雑化することはない。

〔実施例〕

以下，本発明の一実旅例を図面により説明する。

第１図は本発明の概要を説明するブロック図である。図
示のように、表画面（Ａ画面）用のＦＭはプレーンＬＡ
，プレーン２Ａ，・・・プレーンｎＡのｎ枚のメモリプ
レーンで構成され、裏画面（Ｂ画面）用のＦＭはプレー
ンＩＢ，プレーン２Ｂ，・・・プレーンｎＢのｎ枚のメ
モリプレーンで構成されている。そして、プレーンＩＡ
から出力されたシリアルデータとプレーン１Ｂから出力
されたシリアルデータは、プレーンｌ用のスイッチＳＷ
Ｉで切替えられ、Ｄ／Ａコンバータ５０においてアナロ
グ信号に変換されてＣＲＴ６０上に描画される。同様に
２枚目のプレーン２用スイッチＳＷ２，・・・，ｎ枚目
のプレーンｎ用スイッチＳ　Ｗ　ｎによって各々のプレ
ーンはソフトウェア処理により、それぞれ独立に切替え
られる．これにより各々のプレーン独立に表画面，裏画
面が任意に選択的に表示できることになる． 以下、第２図以降の図面を用いて、さらに詳細に説明す
る。第２図は、ＦＭの構成素子であるビデオＲＡＭ　（
以下、ＶＲＡＭと略す）の基本構或を示す図である。構
或は５　１　２　Ｘ　５　１　２ｂｉｔｓのメモリセル
２０１と、ＲＡＳアドレイ２０２により指定された１行
（ｒｏｗ）分の５　１　２ｂｉｔｓのＣＡＳ（カラム）
データを一度に格納するシフ｛−レジスタ２０３とより
成り、シフトレジスタ２０３より１　ｂｉｔずつのシフ
トデータが，カラム指定ポインタ２０４によって指定さ
れたＣＡＳアドレスのところからシフトデータ２０５と
して出力される。

ＲＡＳアドレス２０２，カラム指定ポインタ２０４は，
ＤＲＡＭのＲＡＳ，ＣＡＳと同様にＶＲＡＭ素子に記憶
され、ＣＰＵとのインターフェースは別のデータＩ／Ｏ
ポートにより書込み、読出し可能のデュアルポート仕様
となっている。本実施例のＶＲＡＭの１素子は、第２図
に示した構或を４構成持っている。

次に、第３図により、ＦＭの１プレーンをＶＪ｛ＡＭで
どのように構或して，画面上に表示しているかを説明す
る。まず、ＶＲＡＭの基本構成はメモリセル３０１とシ
フトレジスタ３０９であり、ＶＲＡＭの１チップは４個
のメモリセル３０１〜３０４と４個のシフトレジスタ３
０９〜３１２より或る。

ＦＭの１プレーンは表画面，裏画面及び非表示を合わせ
てＶＲＡＭ４チツプで構成される。よって１つのＲＡＳ
アドレス、かつ１つのＣＡＳアドレスにより１６ｂｉｔ
ｓの情報があり、これにより例えばＲＡＳアドレスがＯ
、かつＣＡＳアドレスがＯのとき表画面の左上点列１６
ドット分が表示される。以下同様にアドレス対応付けが
行なわれ，表画面の右下はＲＡ　Ｓ　＝（Ｉ　Ｆ　Ｆ）
１ａ進、ＣＡＳ＝（Ｑ９Ｆｂ８進、また、裏画面の左上
はＲＡＳ＝Ｏ，ＣＡ　Ｓ　＝（１　６　０）１［１進、
さらに、裏画面の右下はＲＡ　Ｓ　＝（Ｉ　Ｆ　Ｆ）Ｉ
Ｂ進、ＣＡ　９　＝（Ｉ　Ｆ　Ｆ）ｔｏ進で示される。

ここで、ＣＲＴ画面サイズは縦１０２４ドット，横１２
８０ドツ１〜としている。該アドレス対応を，表画面ア
ドレス３１７及び裏画面アドレス３１８で示す。なお．
ＣＡＳアドレス（ＯＡＯ）　ｔ６進〜（１５Ｆ）ｚｅ進
は非表示のＦＭメモリエリアである。以上のアドレス対
応とすることにより、表画面，裏画面の切替えは、第２
図におけるカラム指定ポインタ２０４に、ＣＡＳアドレ
スの先頭を表画面，裏画面に応じて与えてやれば良いこ
とになる。

第４図に、ダブル・バッファ制御用の切替えスインチ（
第１図のＳＷ１〜Ｓ　Ｗ　ｎ　）をソフトウェア処理で
行う際のＶＲＡＭに対するアドレス発生回路を示す。第
４図におけるスイッチ４０４が、第１図のスイッチＳＷ
Ｉ〜ＳＷｎの１個に対応する，４０２は表画面スタート
ＣＡＳアドレスを記憶するメモリ、４０３は裏画面スタ
ーｌ−　Ｃ　Ａ　Ｓアドレスを記憶するメモリで，これ
らのスタートＣＡＳアドレスは、ＦＭの各々のブレーン
毎に対応して記憶される。４０１は、ソフトウェア設定
可能な表画面，裏画面切替え記憶回路で、スイッチ４０
４に、表画面と裏両面のどちらを選択するかの指令信号
を出力する。４０５はＣＡＳアドレスを記憶するメモリ
で、スイッチ４０４により選択されたスタートＣＡＳア
ドレスを初期値として記憶する。４０６は、ＲＡＳアド
レスカウンタ（５１２のカウンタ）で、ＣＲＴの一走査
線に対応してカウントアップして、ＲＡＳアドレスを発
生する。４０７は、ＣＲＴ上の両面の半分までの表示が
終ると，スイッチ４０４により選択されたＣＡＳアドレ
ス初期値に（＋５０）ｌＢ通して、ＣＡＳアドレスメモ
リ４０５の記憶内容を書き変える回路である。４０８は
セレクタで、ＣＲＴの一走査線毎にＲＡＳアドレス、Ｃ
ＡＳアドレスを、第２図中のＶＲＡＭのＲＡＳアドレス
指定部２０２及びカラム指定ポインタ２０４に送出する
。この第４図の方式によるスイッチ４０４をＦＭの各プ
レーン毎に持つことにより、各プレーン毎の表画面，７
Ａ画面の切替えが実現する。

第５図に、ソフトウェア処理で上記切替え機能を実現す
る処理フローチャートを示す。まず、ステップ５０１で
表画面に初期画面を書き込みその表示中に、ステップ５
０２で動画終了か否かを判定し、まだ終了していない、
つまりダブル・バッファ制御の行う動画が続いていると
判定されたときは、裏画面に次の１コマ分の画面（メモ
リブレーンｌ枚分の画面）を該当のプレーンに書込み（
ステップ５０３）、書込み終了後、ＣＲＴの画面にちら
つき等の影響の出ない垂直帰線期間か否かを判断して垂
直帰線期間中であれば切替え可と判断（ステップ５０４
）Ｌて裏画面表示に切替える（ステップ５０５）。以下
、裏画面表示中に、表画面に次の１コマを該プレーンに
書込み（ステップ５０６），次のステップ５０７で切替
の可否を判別し、切替え可を認知して表画面表示に切替
える（ステップ５０８）。次にステップ５０２に戻り、
同様の処理を繰り返す。これにより、各プレーン毎のダ
ブル・バッファ制御がソフトウェア処理により行なえる
ことになる。

〔発明の効果〕

以上説明してきたように、本発明の請求項１によれば、
ＦＭのメモリプレーン毎にスイッチを持ち、メモリプレ
ーン毎にダブル・バッファ制御を行うことができるので
、例えばワークブレーン上でのみダブル・バッファ制御
で動画を画かせるような場合，通常表示用プレーン中の
データを不必要に裏画面中に書込む必要はなくなり、オ
ーバーヘッドを著しく軽減することができる。

請求項２の、数枚のメモリプレーン毎にスイッチを設け
る方式、また，請求項３の、メモリブレーンを機能を異
にする群に分け，各群ごとにスイツチを設ける方式によ
れば，上述したオーバーヘッド軽減効果をさらに向上さ
せ、かつ、スイッチ構成を簡易化することができる． また、請求項４によれば，ソフトウェア処理プロセスが
それぞれ専用のメモリプレーンとなっていることから、
例えば前述のワークプレーンに対してのみダブル・バッ
ファ制御を行うような場合、他の通常表示用プレーンに
対する制御を意識せずに制御できるようになるという効
果がある．

【図面の簡単な説明】

第ｌ図は本発明の概要を説明するブロック図，第２図は
ＶＲＡＭの基本構成を示す図，第３図はＶＲＡＭを用い
て画面を描画する方式を説明する図、第４図はＶＲＡＭ
に対するアドレス発生回路及びダブル・バッファ制御用
スイッチの説明図、第５図はソフトウェア処理で画面を
切替える処理フローチャートである． ＬＡ，２Ａ，・・・，ｎＡ・・・表画面用メモリプレー
ン、ＩＢ，２Ｂ，・・・，ｎＢ・・・裏画面用メモリブ
レーン，ＳＷＩ，ＳＷ２，−，ＳＷｎ−スイッチ、５　
０　・・・Ｄ／Ａコンバータ、 ６０・・・Ｃ　Ｒ　Ｔ． 馬 ｔ 日 馬 ３ 凹 右４日 （５１２０カリンフノ

Claims (1)

1. 【特許請求の範囲】 １、メモリプレーンの複数枚にＣＲＴ上の１画面分の画
   像データをドット単位で記憶するフレームメモリを少な
   くとも２画面分備え、各フレームメモリを表示用と書込
   み用とに交互に用いる制御処理を順次繰返してＣＲＴ上
   に描画するダブル・バッファ方式のグラフィックディス
   プレイ装置において、各メモリプレーン毎に画面切替え
   スイッチを設けて、それぞれの１画面をさらに細分割し
   た１コマ画面毎に切替え制御して表示することを特徴と
   するグラフィックディスプレイ表示方式。 ２、請求項１において各メモリプレーン毎に設けた画面
   切替えスイッチの代わりに数枚のメモリプレーン毎に設
   ける画面切替えスイッチとして、それぞれの１画面内の
   数コマ画面を選択的に切替え制御して表示することを特
   徴とするグラフィックディスプレイ表示方式。 ３、請求項１記載の複数枚のメモリプレーンを、同じ群
   内のプレーンは同じ機能を持つプレーンとなるように少
   なくとも２群に分割し、分割された各メモリプレーン群
   に画面切替えスイッチを設けて、この機能分割されたプ
   レーン群に対応するコマ画面毎に切替え制御可能とした
   ことを特徴とするグラフィックディスプレイ表示方式。 ４、請求項１、２、３記載の画面切替えスイッチがメモ
   リプレーン使用のソフトウェア処理により切替え制御さ
   れるスイッチである時、各々の処理プロセスにおけるメ
   モリプレーンを各々に専用のメモリプレーンとしたこと
   を特徴とするグラフィックディスプレイ表示方式。