JPH03166865A - 水平同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、水平同期検出回路に関し、例えば、ビディ
オ・テープ・レコーダ（以下、単にＶＴＲという）等に
用いられるオン・スクリーン・ディスプレイ　（以下、
単にＯＳＤと略すことがある）用集積回路に搭載される
水平同期検出回路に利用して有効な技術に関するもので
ある。

〔従来の技術〕

ＶＴＲ用のオン・スクリーン・ディスプレイ用集積回路
（ＴＶスクリーン・キャラクタ・ディスプレイ・コント
ローラ）として、三菱電機株式会社より昭和６２年９月
発行ｒ　’８７／　’８８三菱半導体データブック　テ
レビ／ビデオ編（Ｍ５０４５０−ＸＸＸＰ）Ｊ頁３−３
０〜３−４１がある。この集積回路は、発振回路、水平
同期カウンタ、画面表示データメモリ、文字・パターン
世メモリ、入力制御回路及び出力制御回路から構成さて
おり、上記文字・パターンメモリにより４８種類の文字
・パターンデータを自由に選択し、ＴＶ画面上に２行×
１２桁の文字・パターンデータを表示させることができ
る。このため、水羊同期信号と垂直同期信号の入力が必
要である。

上記水平同期信号や垂直同期信号を形成する同期検出回
路の例としては、昭和６０年３月２０日発行『゛８５三
洋半導体ハンドブック（モノリシックバイポーラ集積回
路編）』頁９７１〜頁９７３（ＬＡ７２１０、ＬＡ７　
２　１　２）がある。

〔発明が解決ようとする課題〕

上記の同期検出回路においては、フライホイールＰＬＬ
回路を必要とし、フリ一ラン周波数の初期調整を行うか
、無調性化のときにはセラミック振動子を用いる必要が
ありいずれにしてもコスト高になるという問題を有する
。また、フライホイールＰＬＬ回路は、素子特性のバラ
ツキの大きなＣＭＯＳ　（相補型ＭＯＳ）回路により構
成することが困難である。なお、上記のＶＴＲ用のオン
・スクリーン・ディスプレイ用集積回路においては、Ｔ
Ｖ　（テレビジョン）セットのＲ，Ｇ及びＢのドライバ
回路に供給する構威を採るものであるためＴＶセントに
しか搭載できない。なぜなら、ＶＴＲやビディオ・ディ
スク・プレーヤーにあっては複合映像信号の形態の出力
信号を形成するものであるからである。

この発明の目的は、簡素化しつつ、ＣＭＯＳ回路化が可
能な水平同期検出回路を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、色副搬送波に対応した発振出力信号の周波数
逓倍信号を入力パルスとし、１水千期間より少し長い時
間計数により自己リセット機能を持つカウンタ回路に対
して、複合ビディオ信号から分離された分離水平同期信
号によりリセット制御を行うことにより、水平同期パル
スの検出と欠落した水平同期パルスの補間を行う。

〔作　用〕

上記した手段によれば、色副搬送波を基準にした周波数
逓倍信号を形戒することにより、簡単なカウンタ回路を
用いて水平同期パルスの検出と欠落した水平同期パルス
の補間が可能になる。

〔実施例〕

第１図には、この発明が適用されたＶＴＲ用のオン・ス
クリーン・ディスプレイ用集積回路と、それに関連する
他のビディオ用集積回路の一実施例のブロック図が示さ
れている。この発明に係るＶＴＲ用のオン・スクリーン
・ディスプレイ用集積回路（以下、単にカラ一〇ＳＤ　
Ｉ　Ｃという）は、同図に一点鎖線により示されており
、そこに構成される各回路ブロックは、特に制限されな
いが、ＣＭＯＳ集積回路技術によって、単結晶シリコン
のような１個の半導体基板上において形成される。

カラーのＯＳＤ信号を作るためには、ビディオ信号に有
る色副搬送波Ｅｓｃ＜カラーバースト信号）に位相ロッ
クしたｎ−ｆｓｃの周波数信号を形戒する必要がある。

このようなｎ−ｆｓｃの周波数信号を形成する方法とし
ては、ＰＬＬ回路を用いることが便利である。しかし、
ＰＬＬ回路を構成するＶＣＯ　（電圧制御型発振回路〉
を安価なＬＣ発振回路で構戒し、複数映像信号から色副
搬送波ｆｓｃに対応したバースト信号を抜き取って位相
比較を行うようにすると、ＬＣ発振回路では周波数．変
動幅が比較的大きいこと、及びバースト信号が水平同期
信号ｆ　Ｈ　　（　Ｎ　Ｔ　Ｓ　Ｃ方式では１　５．　
７　３　４ＫＨｚ）で離散処理されていることから、容
易にサイドロックを起こしてしまうという不具合が生じ
る。サイドロック防止のためには、周波数弁別器（ディ
スクリごネータ）を用いればよいが、回路構威が複雑と
なる欠点が生じる。

本願発明者においては、ＶＴＲにあいてはクロマ信号処
理回路が存在し、そこにはバースト信号に位相ロックし
た定常発振信号が存在することに着目し、それを利用す
ることを考えた。

クロマＩＧは、ＶＴＲの再生モードにより出力される低
域変換（ｆ＝６２９ＫＨｚ）されたクロマ信号を受け、
約３．５８ＭＨｚの色副搬送波ｆｓｃを持つクロマ信号
を形成する。このクロマＩＧに設けられる色副搬送波Ｅ
ｓｃを形成する発振回路は、水晶発振回路から構威され
、録画時又はＥ／Ｅモードのときに入力される複合映像
信号のバースト信号と位相ロンクされる。

輝度信号処理ＩＣは、ＶＴＲの再生モードにより出力さ
れる輝度信号を振幅変調信号に変換する。

すなわち、ＶＴＲでは、輝度信号が周波数変調信号に変
換され、テープ上に周波数変調輝度信号上に上記のよう
な低域変換色信号が周波数多重記録されている。上記ク
ロマＩＣにより再生されたクロマ信号と輝度信号処理Ｉ
Ｃにより変換された輝度信号とは加算回路により加算さ
れて、複合映像信号として出力される。

この実施例では、上記のようなＶＴＲ用回路に対して、
カラーＯＳＤ信号を付加するために、次の各回路ブロソ
クを持つカラ一〇ＳＤＩＣが設けられる。

カラーＯＳＤＩＣでは、カラーキャラクタを表示するク
ロマ信号を形成するために、前記のように色副搬送波ｆ
ｓｃに位相ロックした周波数信号を形成することが必要
である。この実施例では、簡単な回路構成としつつ、無
調性化を図るために、クロマＩＣで形成される色副搬送
波ｒｓｃを基準周波数信号としたＰＬＬ回路を設ける。

すなわち、上記クロマＩＣで形成された色副搬送波Ｅｓ
ｃを基準周波数信号として位相比較回路に供給する。こ
の位相比較回路により比較される周波数信号は、ＬＣ発
振回路から構威される電圧制御型発振回路ＶＣＯの出力
信号を１／Ｎ分周とする。これにより、ＰＬＬ回路が位
相ロックしたとき、電圧制御型発振回路ＶＣＯは、Ｎ−
ｆ，ｃの周波数信号を形成する。上記基準周波数として
用いられる色副搬送波ｒ’ｓｃは、複合映像信号中に含
まれるバースト信号のように水平同期信号ｆイにより離
散処理されているものでなく、定常的に出力される周波
数信号であることから、上記のようにＣＭＯＳ回路によ
り構威し、かつＬＣ発振回路のように周波数変動幅が比
較的大きい電圧制御型発振回路ＶＣＯを用いたＰＬＬ回
路によっても、上記色副搬送波ｆｓｃに対して正確に位
相ロックした信号を形戒することができる。特に制限さ
れないが、分周回路の分周比１／Ｎは１／４にされる。

これにより、電圧制御型発振回路ＶＣＯでは、４・ｒｓ
ｃの周波数信号を形成することができる。

移相回路は、上記４・ｆｓｃの周波数信号を４進のカウ
ンタにより１／４分周し、かつ簡単な論理回路の組み合
わせにより、８通りの位相が異なる色変調信号を形成す
る。すなわち、第２図に示すように、４進のカウンタ回
路からなる分周回路では、電圧制御型発振回路ＶＣＯに
より形成された発振出力（４・ｆ　ｓｃ）を計数して１
７４分周出力を形成する。この計数出力の組み合わせか
ら位相が４５＠づつ（４・ｒｓｃの半周期分）異なる８
通りの位相変調信号が形成される。同図では、上記位相
変調回路を分周回路が形戒するように描いているが、実
際には分周回路の各分周段の出力が移相回路に伝えられ
、そこで論理的な処理が行われることにより、上記のよ
うに色副搬送波ｒｓｃに対して位相が４５６づつずれた
８通りの色変調信号（位相変調信号）が形成される。

クロマ信号発生回路は、キャラクタとタイごング発生回
路により形成された表示タイごングに対応して、文字・
パターンに対応したクロマ信号を発生させる。輝度信号
発生回路は、上記表示タイミングに対応して上記クロマ
信号に重畳される輝度信号（直流レベル）を形成する。

上記クロマ信号発生回路により形成されたクロマ信号と
輝度信号発生回路により形成された輝度信号とは、加算
回路により合威され、複合映像信号の形態のカラ−ＯＳ
Ｄ信号として出力される。

すなわち、上記ＶＴＲの再生映像信号とカラーＯＳＤ信
号とは、加算回路とより合威されてＶＴＲから出力され
る複合映像（ビディオ）信号として出力される。それ故
、上記カラーＯＳＤ信号に対応した文字・パーンがビデ
ィオ再生画を表示する′ｒＶスクリーン上に再生画にオ
ーバーラップして表示される。この実施例のカラーＯＳ
Ｄ信号は、上記のように複合映像信号の形態で出力する
ものであるから、ビデイオカメラにより撮影された複合
映像信号、あるいは放送受信された複合映像信号に上記
カラーＯＳＤ信号を加算合威すると、ＴＶスクリーン上
に表示することに代え、ＶＴＲテープ上に上記カラーＯ
ＳＤＩＧにまり生威したカラー文字・パターンを挿入し
た映像信号の録画が可能になる。

この実施例のカラ一〇ＳＤＩＣは、複合映像信号の形態
で文字・パターン信号を出力するものであるため、上記
ＶＴＲの他、ビディオディスクプレーヤに搭載し、その
再生画に文字・パターンを挿入させることができる。

上記のようなカラーＯＳＤＩＧにあっては、表示文字の
タイミングが重要である。このため、タイミング発生回
路には、水平同期パルスを検出する同期検出回路が必要
になる。

この実施例では、第２図に示すように、上記ＰＬＬ回路
を構戒する電圧制御型発振回路ＶＣＯにより形成された
発振出力４ｆ，ｃを利用し、それを周波数逓倍回路を用
いて×２に周波数逓倍して８ｒｓｃの周波数信号を形戒
する。この周波数逓倍信号８ｆｓｃをクロソクパルス（
入力パルス）として、水平同期信号（ＨＳＹＮＣ）の検
出補間を行うとともに水平位置カウンタを動作させる。

第３図には、上記周波数逓倍回路の一実施例の回路図が
示されている。この実施例では、ＣＭＯＳインバータ回
路Ｎ１とＲＣ時定数回路及びＣＭＯＳインバータ回路Ｎ
２からなる縦列回路により遅延回路を構成し、入力パル
ス４ｆ３，とそれを上記遅延回路により遅延させた信号
４ｆｓｃ’　とを排他的論理和回路ＥＸに供給し、その
出力から２倍の周波数信号ｓｒｓｃを形成するものであ
る。すなわち、第４図の動作波形図に示すように、入力
パルス４ｆｓｃの立ち上がりと立ち下がりの各半周期毎
に、上記遅延回路による遅延時間ｔｄに相当する期間に
おいて、排他的論理和回路ＥＸがハイレベルの不一致信
号を形戒するので、上記遅延時間ｔｄをパルス幅とする
周波数逓倍信号８ｆ，，を形成することができるもので
ある。

第２図において、上記水平同期検出補間回路は、複合ビ
ディオ信号からそのレベル差を利用して分離された分離
水平同期信号と、上記第３図に示したような周波数逓倍
回路により形成された逓倍信号８ｆｓｃを用い、水平同
期信号の検出と補間を行う。すなわち、ＶＴＲの再生複
合ビディオ信号中には、水平同期信号の他に、等価パル
スやＶパルス、各種ノイズによるパルスが含まれる。ま
た、弱電界状態やＶＴＲの特殊再生時には、レベル差を
利用した分離水平同期信号中には水平同期信号が欠落す
る場合があるためその補間を必要とする。

従来用いられていたフライホイールＰＬＬ回路では、こ
れらの水平同期信号と周期がずれた信号には、応答感度
を著しく下げることにより、水平同期信号のみを検出す
るものである。また、上記欠落した水平同期信号に対し
ては、フライホイール動作により補間する。しかし、フ
ライホイールＰＬＬ回路では、前記のように調整を行う
か、無調整化のためには高価なセラくツク発振子を必要
とする。しかも、素子特性のプロセスバラッキの比較的
大きなＣＭＯＳ回路では、上記のようなロックレンジや
キャプチャレンジの狭いフライホイールＰＬＬを構成す
ることが極めて困難になるものである。

この実施例では、上記のように周波数逓倍回路により逓
倍して形成された８ｆｓｃの色副搬送波を用いて、カウ
ンタ回路を動作させ１水平期間に相当する時間計数動作
を行わせて検出と補間を行う。

すなわち、水平同期検出補間回路は、第５図のタイごン
グ図に示すように、カウンタ回路により約１水平走査期
間に相当する時間計数動作を行わせる。分離された水平
同期信号により、カウンタ回路をリセットさせる。この
カウンタ回路のリセット動作に対して検出マドを設ける
ようにする。これにより、検出停止期間において発生す
るノイズや等価パルスには応答せず、分離された水平同
期信号の到来毎にカウンタ回路をリセットさせることが
できる。そして、同期信号が欠落したときには、上記検
出マドの期間の終了とともにカウンタ回路が自己リセッ
トして水平同期信号を生或する。

このようにして、欠落された水平同期信号の補間が行わ
れる。

上記のようなカウンタ回路を用いた場合、第６図に示す
ように、カウンタ回路の計数動作、言い換えるな．らば
、入カクロックパルス８ｆｓｃと、分離された水平同期
信号とは非同期である。それ故、上記リッセット毎に上
記入力クロックパルス８ｆ３Ｃのｌ周期分を最大とする
ジソタが生じる。すなわち、人カクロソクパルス８ｆｓ
ｃの立ち上がりエッジに対して、分離水平同期信号の立
ち上がりが前後にずれが生じると、同図に点線と実線で
示すように、カウンタ出力に１計数値分だけのずれが生
じる。ここで、カウンタの計数出力は、上記第５図に対
応して階段状に表している。

この実施例のように周波数逓倍を行わないで、例えば４
　ｆ　ｓｃ　（ＮＴＳ　Ｃ方式では、１４．３１８１８
ＭＨｚ）の周波数信号やそれ以下の周波数の大カクロッ
クパルスを用いると、大型のテレビジョン画面では無視
できない表示文字のゆれとして現れてしまう。上記ジソ
タの最大値は、４ｆ，，を用いた場合にはその１周期分
に相当する１／４ｆｓｃ＝約７０ｎａになる。テレビジ
ョンの有効画面の走査時間は約５　２．　７　＃８であ
る。例えば３３インチのテレビジョンの水平方向の有効
画面サイズは６４０Ｒである。したがって、３３インチ
のテレビジョン画面上においては、上記７０ｎｓのジッ
タを持ってキャラクタを表示させると、画面上のゆれは
６４０Ｘ７０ｎａ／５２．７μｓ＝０．８＋ｍとなり、
大の目による検知が可能となり目障りなものになってし
まう。

これに対して、この実施例のように周波数逓倍した８　
ｆｓｃ　（ＮＴＳＣ方式では、２　８．　６　３　６　
３　６ＭＨｚ）を用いると、周波数が２倍に高くされる
ことに応じて上記ジッタが約３５ｎａのように半分に低
減できる。このため、このようなジッタを持って３３イ
ンチのテレビジョン画面にキャラクタを表示した場合に
は、画面上の文字等のキャラクタを構成するドットのゆ
れが６４０Ｘ３５ｎｓ／５２．７μｓ　＝　０．　４　
ｎ程度となり、人の目による検知以下にすることができ
る。

以上の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）周波数逓倍回路により色副搬送波に対応した発振
出力信号の周波数逓倍信号を入力パルスとし、ｌ水千期
間より少し長い時間計数により自己リセット機能を持つ
カウンタ回路に対して、複合ビディオ信号から分離され
た分離水平同期信号によりリセット制御を行うことによ
り、水平同期パルスの検出と欠落した水平同期パルスの
補間を行うことができるという効果が得られる。

（２）上記周波数逓倍により最終的に色副搬送波の８倍
の周波数を形戒することにより、それを計数することに
より水平位置カウンタの出力信号に生じるジッタが約３
５ｎａのように小さく抑えることができ、例えば３３イ
ンチのような大型テレビジョン画面にキャラクタを表示
した場合でも、画面上の文字等のキャラクタを構戒する
ドットのゆれが０．４ｆｉ程度となり、人の目による検
知以下にすることができるという効果が得られる。

（３）上記（１）により、ＣＭＯＳ回路等のように比較
的プロセスバラツキの大きい回路素子を用いつつ、簡単
な回路でしかも無調性により水平同期信号を形成するこ
とができるという効果が得られる。

以上本発明者によりなされた発明を実施例に基づき具体
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、色変調信号を形
成するためのＰＬＬ回路における分周回路の分周比は、
１／４の他、１／２等のように種々の実施形態を採るこ
とができる。分周比を１／２にしたときには、最大４色
のカラー表示を行うことが可能となる。そして、このよ
うに基準となる周波数信号が低いときには、周波数逓倍
回路により４倍にして、上記のような８ｆｓｃのような
高い周波数信号を形成すればよい。

上記周波数逓倍回路は、前記のような遅延回路と排他的
論理和回路の他、エッジドリガ型の１ショットマルチバ
イブレーク等を利用するものであってもよい。すなわち
、上記人力パルスの立ち上がりと立ち下がりで１ショッ
トパルスを発生させることにより、２倍の周波数信号を
形成することができる。

なお、高画質化対応ＶＴＲでは、輝度信号の広帯域化が
図られており、クロマ信号との分離をより完全なものと
すべく、Ｙ／Ｃ分離の入出力端子を備えている。この場
合には、第１図のカラーＯＳＤＩＣにおけるクロマ信号
発生回路の出力信号と輝度信号発生回路の出力信号をそ
れぞれ独立して出力させる機能を付加する。これにより
、カラ一〇ＳＤ　Ｉ　Ｃの内部に設けられた加算回路に
より形成された複合映像信号の形態のカラーＯＳＤ信号
の他に、上記クロマ信号と輝度信号が合わせて出力され
る。そして、高画質化対応のＶＴＲの出力部においては
、Ｙ／Ｃ分離出力に対応して、輝度信号処理ＩＣにより
形成された輝度信号と、カラ一〇ＳＤ　Ｉ　Ｃにより独
立して出力される輝度信号とを加算して分離輝度信号と
して出力し、クロマＩＣにより形成されたクロマ信号と
、カラ一〇ＳＤＩＣにより独立して出力されるクロマ信
号とを加算回路により加算して分離色信号として出力す
ればよい。

上記のような水平同期信号の検出と補間を行う回路は、
カラ一〇ＳＤ　Ｉ　Ｃに内蔵されるものの他、ＶＴＲに
用いられるフライホイールＰＬＬ回路に置き換えて利用
することもできる。すなわち、この発明は、テレビジョ
ン受像機、ＶＴＲ及びビディオディスクプレーヤー等に
おける水平同期検出回路として広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、周波数逓倍回路により色副搬送波に対応し
た発振出力信号の周波数逓倍信号を人力パルスとし、■
水平期間より少し長い時間計数により自己リセット機能
を持つカウンタ回路に対して、複合ビディオ信号から分
離された分離水平同期信号によりリセット制御を行うこ
とにより、水平同期パルスの検出と欠落した水平同期パ
ルスの補間を行うことができる。

【図面の簡単な説明】

第１図は、この発明が適用されたＶＴＲ用のオン・スク
リーン・ディスプレイ用集積回路と、それに関連する他
のビディオ用集積回路の一実施例を示すブロック図、 第２図は、上記オン・スクリーン・ディスプレイ用集積
回路に含まれるＰＬＬ回路と移相同路及び水平同期検出
回路の一実施例を示すより詳細なブロック図、 第３図は、上記水平同期検出回路に用いられる周波数逓
倍回路の一実施例を示す論理回路図、第４図は、その周
波数週倍動作を説明するための波形図、 第５図は、上記水平同期検出回路による水平同期信号の
検出と補間動作を説明するためのタイくング図、 第６図は、検出補間された水平同期信号のジッタを説明
するためのタイ果ング図である。 ＶＣＯ・・電圧制御型発振回路、１／Ｎ・・分周回路

Claims (1)

1. 【特許請求の範囲】 １、色副搬送波に対応した発振出力信号を受けてそれよ
   り高い周波数信号を形成する周波数逓倍回路と、この周
   波数逓倍回路により形成された基準時間信号を入力パル
   スとして計数動作を行うとともに、１水平期間より少し
   長い時間計数により自己リセット機能を持つカウンタ回
   路を用い、複合ビディオ信号から信号レベル差に基づい
   て分離された分離水平同期信号により上記カウンタ回路
   のリセット制御を行うことにより、水平同期パルスの検
   出と欠落した水平同期パルスの補間を行うことを特徴と
   する水平同期検出回路。 ２、上記色副搬送波に対応した発振出力信号は、複合ビ
   ディオ信号を受けてクロマ信号を出力するビディオクロ
   マ回路に設けられる発振回路により形成された色副搬送
   波を基準周波数信号としたＰＬＬ回路により形成された
   基準周波数の４倍の周波数にされるものであり、この４
   倍の周波数信号は複合ビディオ信号中に挿入される文字
   又は図形を表示させるためのカラーＯＳＤ信号を形成す
   るための位相変調信号を形成するためにも用いられもの
   であり、上記検出と補間された水平同期パルスは、水平
   方向の表示位置を規定するための基準タイミングパルス
   とされるものであることを特徴とする特許請求の範囲第
   １項記載の水平同期検出回路。 ３、周波数逓倍回路は、入力信号とその遅延信号とを受
   ける排他的論理和回路により構成されるものであること
   を特徴とする特許請求の範囲第１又は第２項記載の水平
   同期検出回路。