JPH03161819A - 電子カードシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は電子カードシステム、詳しくは過電流防止のた
めの保護回路を設けた電子カードシステムに関する。

く従来の技術〉 この種の電子カートシステムは、例えば電子カードとリ
ーダライタとによって構成されている。

この電子カードは、メモリ等の半導体回路と、この半導
体回路が埋設された矩形のケースと、上記半導体回路と
電気的に接続されたコネクタ端子と、を有している。ま
た、このケースの上下面には補強、及び、静電ヌ防止の
ための金属板が貼り付けられており、この金属板は上記
半導体回路のＧＮＤに電気的に接続されている。

一方、上記リーダライタは、ＣＰＵ及びメモリ等からな
るマイクロコンピュータと、このマイクロコンピュータ
に接続され、入出力手段を介し電子カードとの間でデー
タの授受を行なうコネクタ端子と、マイクロコンピュー
タと電子カート゛の半導体回路とに上記コネクタ端子を
介して、ＩＣ等の動作に必要な電源電圧を印加する電源
部と、から構成されている。電源部はＩＣ動作用の電源
電圧端子Ｖｃｃおよび接地端子ＧＮＤを有しており、ま
た、リーダライタ及び電子カートのコネクタ端子は、書
き込み／読み出し用端子、制御信号用端子、電源用端子
（Ｖｃｃ端子、（Ｊ　Ｎ　Ｄ端子）等を有している。

したがって、電子カートをリーダライタに挿入し、これ
らのコネクタ端子同士を接続することにより入出力手段
によってデータの授受が行われることとなる。すなわち
、カートの挿入によって、電源端子および書き込み／読
み出し用端子同士は同時に当接、接続される。これによ
り、リーダライタの電源部から電源端子を介して電子カ
ードに所定の電圧（５■）が印加され、同時に書き込み
／読み出し端子を介して人出力手段がデータの書き込み
／読み出しを行なう構成である。

く発明が解決しようとする課題〉 しかしながら、このような従来の電子カードシステムに
あっては、電源部のＶｃｃとＧＮＤとの間に、過電流（
絶対定格電流以上の電流）防止のための保護回路（電流
制限回路等）は特別設けられていなかった。このため、
例えば、雷子ノノートの金属板の変形またはコネクタ端
子のＶ（Ｃ端子の曲がり等により金属板とコネクタ端子
とが、接触した場合には、Ｖｃｃ端子と金属板との開で
電気的に短絡が生し、リーダライタ内のマイクロコンピ
ュータや電子カートのメモリに過電流が流れる結果とな
る。これによって、マイクロコンピュータ内のデータや
メモリのデータを破損し、ひいてはそのＣＰＵ，ＲＯＭ
，ＲＡＭ等及びプリントパターンを損焼させるという問
題があった。

そこで、本発明は、リーダライタの電源部に電流制限回
路を設け、過電流によるマイクロコンピュータ等の損焼
を防ぐ電子カードシステムを提供することをその目的と
している。

〈課題を解決するための手段〉 そこで、本発明は、電子カードのコネクタ端子とリーダ
ライタのコネクタ端子とが当接することにより、該コネ
クタ端子を介して、該リーダライタの電源部から電子カ
ードに電源電圧が印加され、該電子カードとリーダライ
タとの間でデータの授受を行う電子カートシステムにお
いて、該リーダライタが電子カートに対して供給する動
作電流を制限する保護回路を設けた電子カートシステム
を提供するものである。

く作用〉 本発明に係る電子カードシステムにあっては、例えば、
コネクタ端子のＶｃｃ端子と金属板との接触等によりＶ
ｃｃとＧＮＤとの間で電気的に短絡が生じても、リーダ
ライタの電源部のＶｃｃとＧＮＤとの間に保護回路を設
けているので、リーダライタ内のマイクロコンピュータ
および電子カードに過電流が流れることはない。

その結果、マイクロコンピュータ、電子カード及びプリ
ントパターン等を損焼することはない。

く実施例〉 以下、本発明に係る電子カードシステムの実施例を図面
を参照して説明する。

第１図は本発明の一実施例に係る電子カートシステムを
説明するためのブロック図である。

第２図は本発明の一実施例に係る電子カードシステムを
簡略化して示す斜視図である。

これらの図において、１１はリーダライタであって、３
１はこのリーダライタ１１との間でデータの授受を行な
うＩＣメモリカードである。

リーダライタ１１は、マイクロプロセッサ１２と、入出
力手段１３と、データ遅延回路１４と、電源部１５と、
電流制限回路１６と、コネクタ端子１７Ａと、から構成
されている。

マイクロプロセッサ１２は、周知の構成であって、ＣＰ
Ｕ，ＲＡＭ，ＲＯＭを有し、データの演算、記憶、制御
を行っている。

また、入出力手段１３は、ＩＣメモリカード３１との間
でデータの授受を制御している。

データ遅延回路１４は、マイクロプロセッサ１２と入出
力手段１３との間に設けられ、マイクロプロセッサ１２
から出力されたデータを一時保持することができる。

なお、このテータ遅延回路１４には、スリースティト形
のハッファＩＣのμＰＤ７４ＨＣ３６７（以下、７４８
Ｃ３６７という）が使用されている。この７４ＨＣ３６
７は入力端子、出力端子、ゲート信号端子等の信号端子
を有している。

この入力端子にはマイクロプロセッサ１２からのデータ
線が接続され、また、その出力端子のデータ線は入出力
手段１３のデータ線に接続されている。また、そのゲー
ト信号端子にはマイクロプロセッサ１２からの制御線が
接続されている。

上記構成において、マイクロプロセッサ１２のゲート信
号がｒＬＪのときは、７４８Ｃ３６７の人力端子に入力
されたデータをただちに出力端子から出力する。しかし
、ゲート信号がｒＨＪのときは、？４ＨＣ３６７の出力
端子がハイインピーダンス状態になり、入力されたデー
タを保持する。

そこで、制御信号をｒＬＪにすると保持されたデータは
出力される。

なお、データ遅延回路１４は人出力手段１３ととコネク
タ端子１７Ａとの間に介在させてもよい。

電源部１５はリーダライタ１１およひＩＣメモリカート
３１のＩＣ等の動作のために電圧（５■）を供給するも
のであり、Ｖｃｃ線とＧＮＤ線とを有しているものであ
る。

電流制限回路１６は電源部１５のＶｃｃ線とＧＮＤ線と
の間で並列に接続され、制限電流を越えたとき電圧を完
全に遮断（開放）するものである。

つまり、電流制限回路１６はマイクロプロセッサ１２等
のＩＣ及びプリントパターンに過電流が流れるのを防止
する保護回路である。

第３図は本発明の一実施例に係る電子カードシステムの
電流制限回路１６の回路図を示している。

同図において、出力電圧Ｖｏ、出力電流ＩＯのときトラ
ンジスタＴｒ２のベース・エミッタ間電圧ＶＢは次式（
１）で表される。

ＶＢ＝−Ｒ３・ＶＯ／　　（Ｒ３＋Ｒ４）＋Ｒ２・　Ｉ
Ｏ・・・・・・・・・・・　（１） ここで、出力電流１ｏがＯのときトランジスタＴｒ２の
ベースには逆バイアスが加わりＯＦＦ状態を保つ。次に
、ＩＯが増加しＶＢがＴｒ２のヘース・エミッタ間電圧
ＶＢＥを越えたとき、・′＼−ス電流が流れはしめ、ト
ランジスタＴｒ２はＯＮ状態Ｃこなり出力電圧ＶＯを下
げる。

このため、　（１）式の第１項が小さくなり、さらにベ
ース電流が流れ、ますます出力電圧を下げるという正帰
還がかかり、短絡電流は動作電流ＩＳより小さくなる。

ここで、示される回路の動作電流Ｉｓおよび動作後の最
終短絡電流値１ｓｏは次式（２）、　（３）で示される
。

Ｉｓ＝Ｒ３・Ｖｏ／Ｒ２　（Ｒ３＋Ｒ４）＋　ＶＢＥ　
（Ｔｒ２）　／　Ｒ２ ・　・　・　・　・　・　・　・　（２）Ｉ　ｏｓ＝　
Ｖ　ＢＥ　（Ｔｒ２）　／　Ｒ　２・　・　・　・　・
　・　・　・　（３）また、この回路で発生するＴｒｉ
のコレクタ損失は安全率を見込んて１０（Ｗ）程度であ
る。こ−〇一 こては板厚２ｍｍのアルミニウム板１　５ｃｍｘ　１　
５ｃｍを用いて放熱する。

一方、ＩＣメモリカート３１は、例えばＥＥＰＲＯＭな
どからなるメモリ３３と、コネクタ端子１７Ｂを介して
リーダライタ１１との間でデータの授受を行なう入出力
手段３２と、から構成されている。

以上の構成に係る電子カードシステムの動作を説明する
。

ＩＣメモリカード３１をリーダライタ１１に挿入した場
合の動作について説明する。例えば不良操作により、Ｉ
Ｃメモリカード３１の電源端子とアース端子とが接触し
た場合、また、そのデータ端子同士が接触した場合、さ
らにデータ端子とアース端子とが接触した場合について
説明する。

第１の場合、従来にあっては、電源部から電源端子を介
してアース端子に無制限に電流が流れ、リーダライタ１
１の内部回路である人出力手段１３、データ遅延回路１
４、マイクロプロセッサ１−１０− ２に過電流が流れることとなる。

ところが、この実施例にあっては、電流制限回路１６が
電源部１５とコネクタ端子１７Ａとの間に介設されてい
るため、短絡電流を動作電流より小さくすることができ
ろ。この結果、過電流によるメモリのデータの破損を防
止することができるとともに、マイクロプロセッサ１２
等の損焼を防ぐことができる。

第２の場合、すなわち、無理な挿入によってＩＣメモリ
カード３１のデータ端子同士が接触した場合、従来は、
マイクロプロセッサから直ちにメモリに書き込み電圧が
印加されるため、カードのメモリ３３等に保持されたデ
ータが破損されてしまうことがあった。しかし、本実施
例にあっては、コネクタ端子同士の当接時においてデー
タ遅延回路１４によってデータが一時保持され、一定時
間経過した後にデータの授受が行われる。この結果、Ｉ
Ｃメモリカード３１のメモリ３３のデータの破損は防止
される。

第３の場合にあっても上記第２の場合と同様に、−１１
− データ遅延回路１４によってメモリ３３のデータの破壊
を防止することができる。

すなわち、ＩＣメモリカード３１の挿入時、データ遅延
回路１４のゲート信号端子にｒＨＪを印加し、出力端子
をハイインピーダンス状態にしておく。

この結果、電源部１５が、各電源端早を介してＩＣメモ
リカード３１に所定の供給電圧（５Ｖ）を印加しても、
マイクロプロセッサ１２からの書き込み電圧は、データ
遅延回路１４がハイインピーダンス状態にあるため、人
出力手段１３、３２を介してメモリ３３に印加されるこ
とはない。

すなわち、書き込み電圧の不正な印加によってメモリ３
３の保持するデータが破壊されることはない。

なお、所定時間経過後、データ遅延回路１４のゲート信
号端子にｒＬＪを印加し、出力端子を出力可能状態に戻
す。この結果、マイクロプロセッサ１２によるメモリ３
３へのデータの書き込み／読み出しが可能となる。

−１２ー なお、上記実施例にあっては、電子カードとしてＩＣメ
モリカート３１を使用した例を示したが、本発明は、そ
の他の電子カード、例えばＣＰＵを内蔵したＩＣカード
やいわゆるスマート力一Ｆ等にも適用することができる
。

さらに、このＩＣカードにあっては、上記データ遅延回
路１４はリーダライタ側ではなくこのＩＣカード側のコ
ネクタ端子と人出力手段との間に設けてもよい。この場
合、ゲート信号はＩＣカードのＣＰＵから７４ＨＣ３６
７に供給することとなる。

く効果〉 以上説明してきたように、本発明の電子カードシステム
によれば、過電流によるデータの破壊、ざらにはマイク
ロコンピュータ等の損焼を防ぐことができる。

【図面の簡単な説明】

−１３− 第１図は本発明の一実施例に係る電子カートシステムを
説明するためのブロック図、第２図は本発明の一実施例
にかかる電子化一とシステムを簡略化して示す斜視図、
第３図は本発明の一実施例に係る電子カートシステムの
電流制限回路を示す回路図である。 １ｌ・・・・・・・・・リーダライタ、１５・　・・　
・・　・・・　・電源部、１６・・・・・・・・・電流
制限回路 （保護回路）、 １７Ａ，１７Ｂ・・・・コネクタ端子、３１・・・・・
・・・・ＩＣメモリカード。

Claims (1)

1. 【特許請求の範囲】 電子カードのコネクタ端子とリーダライタのコネクタ端
   子とが当接することにより、該コネクタ端子を介して、
   該リーダライタの電源部から電子カードに電源電圧が印
   加され、該電子カードとリーダライタとの間でデータの
   授受を行う電子カードシステムにおいて、 該リーダライタが電子カードに対して供給する動作電流
   を制限する保護回路を設けたことを特徴とする電子カー
   ドシステム。