JPH03160729A - Ｍｏｓ型電界効果トランジスタ - Google Patents
Ｍｏｓ型電界効果トランジスタInfo
- Publication number
- JPH03160729A JPH03160729A JP30022789A JP30022789A JPH03160729A JP H03160729 A JPH03160729 A JP H03160729A JP 30022789 A JP30022789 A JP 30022789A JP 30022789 A JP30022789 A JP 30022789A JP H03160729 A JPH03160729 A JP H03160729A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- substrate
- concentration impurity
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract 8
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 50
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はＭＯＳ型電界効果トランジスタ（以下ＭＯＳト
ランジスタと略す）に関し、より詳しくはドレインリー
ク電流を低減化した高密度のＬＤＤ構造ＭＯＳトランジ
スタに関する． 〈口〉従来の技術 ＭＯＳＬＳＩを高集積化及び高速化するためにはＭＯＳ
トランジスタをショートチャンネル化する必要がある．
このショートチャンネル型ＭＯＳトランジスタは高ホッ
トキャリア耐量化のために、いわゆるＬ Ｄ Ｄ （
Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造にな
っている。
ランジスタと略す）に関し、より詳しくはドレインリー
ク電流を低減化した高密度のＬＤＤ構造ＭＯＳトランジ
スタに関する． 〈口〉従来の技術 ＭＯＳＬＳＩを高集積化及び高速化するためにはＭＯＳ
トランジスタをショートチャンネル化する必要がある．
このショートチャンネル型ＭＯＳトランジスタは高ホッ
トキャリア耐量化のために、いわゆるＬ Ｄ Ｄ （
Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造にな
っている。
このＬＤＤ構迫ＭＯＳトランジスタは、例えば１エレク
トロンデバイス議事録（１９８２年）Ｖｏｌ． Ｅ Ｄ
． ２ ０ ９Ｎｏ．４ ，第５９０〜５９６頁」に
開示されており、以下上記の資料を引用し、第２図を参
照してその構成について説明する。
トロンデバイス議事録（１９８２年）Ｖｏｌ． Ｅ Ｄ
． ２ ０ ９Ｎｏ．４ ，第５９０〜５９６頁」に
開示されており、以下上記の資料を引用し、第２図を参
照してその構成について説明する。
まず、Ｐ型シリコン基板（以下基板と略す）（１）上に
フィールド酸化膜（２〉があり、前記フィールド酸化膜
（２〉下方の前記基板（１）上にＰ＋型チ〜ン不ノレス
トツバ−（３）が設けられている。
フィールド酸化膜（２〉があり、前記フィールド酸化膜
（２〉下方の前記基板（１）上にＰ＋型チ〜ン不ノレス
トツバ−（３）が設けられている。
そして、前記基板（１）上にゲート酸化膜（４）を介し
てゲート電極（５）があり、前記ゲート電極（５）両端
に整合して前記基板（１）上にＮ一層（６〉が形成され
ている． 前記ゲート電極（５〉の側壁にはサイドウ才一ルスペー
サ絶縁膜（７）が設けられ、前記サイドウ才−ルスペー
サ絶縁膜（７）に整合して前記基板（１）上にＮ＋層（
８）が形或されている。
てゲート電極（５）があり、前記ゲート電極（５）両端
に整合して前記基板（１）上にＮ一層（６〉が形成され
ている． 前記ゲート電極（５〉の側壁にはサイドウ才一ルスペー
サ絶縁膜（７）が設けられ、前記サイドウ才−ルスペー
サ絶縁膜（７）に整合して前記基板（１）上にＮ＋層（
８）が形或されている。
そして層間絶縁膜（９〉と、前記層間絶縁膜（９）上に
は前記Ｎ１層（８）に達するコンタクトホールＨが形成
され、前記コンタクトホールＨを介して前記Ｎ“層（８
）とコンタクトする配線層（１０）が設けられている． 上述の如く構成されたＮチャンネルのＬＤＤ構造ＭＯＳ
トランジスタは、前記ゲート電極〈５）端部下のドレイ
ン電界を前記Ｎ一層（６）によって緩和することにより
ホットキャリア耐量を高めるものである． （ハ）発明が解決しようとする課題 しかしながら前述のＬＤＤ構造ＭＯＳトランジスタは、
前記フィールド酸化膜（２）端部において前記チャンネ
ルストッパー（３）と前記Ｎ”層（６〉及び前記Ｎ＋層
（８〉が接合をなしているので、フィールド反転電圧を
高める為に前記チャンネルストッパー層（３〉の濃度を
高くすると、前記接合部でノーク電流が増大し、かつ接
合耐圧が低下するという欠点があり、ＭＯＳトランジス
タのドレインリーク電流及びドレイン耐圧とフィールド
反転電圧を独立にコントロールするのを困難にしていた
．また、ＭＯＳトランジスタの微細化に伴なってソース
・ドレイン領域も微細化されるので、前記ソース・ドレ
イン領域上に形成されるコンタクトのマスクずれに対す
る許容度が小さくなるという欠点もあった． （二）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、第１図Ａ及び第１
図Ｂの如くＰ型シリコン基板（２１）と、前記基板（２
１）上にゲート絶縁膜（２４）を介して設けられたゲー
ト電極（２５〉と前記ゲート電極（２５）両端の前記基
板表面に設けたＬＤＤ構造をなすＮ型のソース・ドレイ
ン領域とを具備するＭＯＳ｝ランジスタにおいて、 前記ポリサイドより成るゲート電極（２５〉の近傍を除
いて、フィールド酸化膜（２２〉領域とトランジスタ領
域の境界領域上に設けられたポリサイドより成る導電層
（２６）と、 前記導電層（２６〉に整合して前記基板（２１〉上に設
けられたＮ一層（２７）と、 前記Ｎ一層ク２７〉内に設けられたＮ＋層（２９）と、
全面に形成された層間絶縁膜（３０）上に開口され、前
記Ｎ１層（２９〉及び前記導電層（２６〉に達するコン
タクトホールＨがあり、前記コンタクトホールＨを介し
て前記Ｎ＋層（２９〉及び前記導電層（２６）にコンタ
クトする配線層（３１〉がある。
は前記Ｎ１層（８）に達するコンタクトホールＨが形成
され、前記コンタクトホールＨを介して前記Ｎ“層（８
）とコンタクトする配線層（１０）が設けられている． 上述の如く構成されたＮチャンネルのＬＤＤ構造ＭＯＳ
トランジスタは、前記ゲート電極〈５）端部下のドレイ
ン電界を前記Ｎ一層（６）によって緩和することにより
ホットキャリア耐量を高めるものである． （ハ）発明が解決しようとする課題 しかしながら前述のＬＤＤ構造ＭＯＳトランジスタは、
前記フィールド酸化膜（２）端部において前記チャンネ
ルストッパー（３）と前記Ｎ”層（６〉及び前記Ｎ＋層
（８〉が接合をなしているので、フィールド反転電圧を
高める為に前記チャンネルストッパー層（３〉の濃度を
高くすると、前記接合部でノーク電流が増大し、かつ接
合耐圧が低下するという欠点があり、ＭＯＳトランジス
タのドレインリーク電流及びドレイン耐圧とフィールド
反転電圧を独立にコントロールするのを困難にしていた
．また、ＭＯＳトランジスタの微細化に伴なってソース
・ドレイン領域も微細化されるので、前記ソース・ドレ
イン領域上に形成されるコンタクトのマスクずれに対す
る許容度が小さくなるという欠点もあった． （二）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、第１図Ａ及び第１
図Ｂの如くＰ型シリコン基板（２１）と、前記基板（２
１）上にゲート絶縁膜（２４）を介して設けられたゲー
ト電極（２５〉と前記ゲート電極（２５）両端の前記基
板表面に設けたＬＤＤ構造をなすＮ型のソース・ドレイ
ン領域とを具備するＭＯＳ｝ランジスタにおいて、 前記ポリサイドより成るゲート電極（２５〉の近傍を除
いて、フィールド酸化膜（２２〉領域とトランジスタ領
域の境界領域上に設けられたポリサイドより成る導電層
（２６）と、 前記導電層（２６〉に整合して前記基板（２１〉上に設
けられたＮ一層（２７）と、 前記Ｎ一層ク２７〉内に設けられたＮ＋層（２９）と、
全面に形成された層間絶縁膜（３０）上に開口され、前
記Ｎ１層（２９〉及び前記導電層（２６〉に達するコン
タクトホールＨがあり、前記コンタクトホールＨを介し
て前記Ｎ＋層（２９〉及び前記導電層（２６）にコンタ
クトする配線層（３１〉がある。
上述の如きＬＤＤ構造ＭＯＳトランジスタの構成により
前述の課題を解決するものである．〈＊）作用 前述の如きＬＤＤ構造ＭＯＳトランジスタの構成によれ
ば、Ｎ一層（２７〉は前記導電層（２６〉に整合して前
記基板（２１〉上に設けられ、Ｎ＋層（２９〉は、前記
Ｎ一層（２７〉内に形成されるので、前記フィールド酸
化膜〈２２〉端部において、チセンネルストッパー（２
３〉と前記Ｎ一層（２７）及び前記Ｎ＋層（２９〉が接
合するのを自己整合的に回避できる． これによって、フィールド反転電圧を高める為に前記チ
勺ンネルストッパー（２３〉の濃度を高くしても、ＭＯ
Ｓトランジスタのドレインリーク電流を増大させ、ドレ
イン耐圧を劣化させることがない。
前述の課題を解決するものである．〈＊）作用 前述の如きＬＤＤ構造ＭＯＳトランジスタの構成によれ
ば、Ｎ一層（２７〉は前記導電層（２６〉に整合して前
記基板（２１〉上に設けられ、Ｎ＋層（２９〉は、前記
Ｎ一層（２７〉内に形成されるので、前記フィールド酸
化膜〈２２〉端部において、チセンネルストッパー（２
３〉と前記Ｎ一層（２７）及び前記Ｎ＋層（２９〉が接
合するのを自己整合的に回避できる． これによって、フィールド反転電圧を高める為に前記チ
勺ンネルストッパー（２３〉の濃度を高くしても、ＭＯ
Ｓトランジスタのドレインリーク電流を増大させ、ドレ
イン耐圧を劣化させることがない。
また、コンタクトホールＨは前記Ｎ０層〈２９〉だけで
なく、前記導電層（２６）にも達するように形成されて
いるので、従来のＭＯＳトランジスタと比べてコンタク
ト領域を広くできるので、マスクずれに対する許容度が
大きいという利点を有する．（へ）実施例 以下に、本発明の一実施例を第１図Ａ及び第１図Ｂを参
照して説明する． ここで第１図Ｂは本発明のＭＯＳトランジスタの平面図
、第１図Ａは第１図ＢのＸ−Ｘ線における断面図である
． まず、第１図Ａの如くボロン濃度１ ０ ”ａｔｏｍ／
Ｃｍ ” 〜１ ０ ” ａｔｏｍ／ｃｍ ”のＰ型シ
リコン基板（２１）上に膜厚５０００人のフィールド酸
化膜（２２〉があり、前記フィールド酸化膜（２２）下
方の前記基板（２１）上にはポロン濃度１ ０ ”ａｔ
ｏｍ／ｃｍ”〜ｌ Ｑ ”ａｔｏｍ／ｃｍ”のチ勺ンネ
ルストッパー（２３〉が設けられている． そして前記基板（２１〉上に膜厚２５０人のゲート絶縁
膜（２４〉を介してＷボリサイド構造（Ｗシリサイド膜
２ ０ ０ ０Ａ及びリンを１ ０ ” ａｔｏｍ／ｃ
ｍ’〜１０ ” ’ａｔｏｍ／ｃｍ ”の濃度にドープ
したポリシリコン膜２ ０ ０ ０Ａ）のゲート電極（
２５）がある．そして、第１図Ｂにも示す如く前記ゲー
ト電極（２５）の近傍を除いて前記フィールド酸化膜（
２２）領域とトランジスタ領域の境界領域上に設けられ
た前記ポリサイド構造の導電層（２６）がある．ここで
、前記ゲート電極（２５）と前記導電層（２６〉とは前
記境界領域上で空隙Ｓをへだてて配置されており、前記
空隙Ｓは後述するサイドウ才−ルスベーサ絶縁膜によっ
て埋め込まれている．並びに、前記ゲート電極〈２５〉
両端と前記導ｔｍ（２６）端に整合して、前記基板（２
１）上にＮ一層（２７）（リン濃度： Ｉ Ｘ １ ０
”ａｔｏｍ／ａｍ”〜Ｉ Ｘ １ ０ ’″ａｔＯｍ
／ｃＴＩ′ｌｓ１拡散深さ：０．２μｍ）が形成されて
いる． 前記ゲート電極（２５）と前記導電層（２６）の側壁に
は、サイドウォールスペーサ絶縁膜（２８）が３０００
人の膜厚に形成され、前記サイドウォールスペ一サ絶縁
膜（２８）に整合して前記基板（２１）上にＮ０層（２
９）（ヒ素濃度： Ｉ Ｘ １ ０ ”ａｔｏｍ／Ｃｍ
”〜Ｉ Ｘ １０ ” ’ ａｔｏｍ／ｃｍ ”、拡散
深さ：０．３μｍ）が形成される．ここで、前記導電層
（２６〉側壁のサイドウォールスペーサ絶縁膜（２８〉
は後述のコンタクトホールＨが形成される際に除去され
ていてもよい．本発明の第１の特徴とする点は、従来の
ＬＤＤ構造ＭＯＳ｝ランジスタに対して前述の如き導電
層（２６）が新たに設けられ、前記導電層（２６）に整
合して前記Ｎ一層（２７）が前記基板（２１〉上に設け
られ、前記Ｎ一層〈２７〉内に前記Ｎ″″層（２９〉が
形成されていることにある． 前述の如きＭＯＳトランジスタの構成によれば、前記フ
ィールド酸化膜（２２）端部において、前記チャンネル
ストッパー層（２３〉と前記Ｎ一層（２７〉及び前記Ｎ
１層〈２９〉とが接合することを自己整合的に回避でき
るのでＭＯＳトランジスタのドレインリーク電流の減少
及びドレイン耐圧の向上に寄与できる． そして全面に形成された７０００人の層間絶縁膜（３０
〉上に開口され、前記Ｎ１層（２９）及び前記導電層（
２６）に達するコンタクトホールＨがあり、前記コンタ
クトホールＨを介して前記Ｎ１層（２９〉及び前記導電
層（２６）にコンタクトするリンドープボリシリコン膜
（厚さ４０００人、リン濃度＝１０目ａｔｏｍ／ａｎ
” 〜１ ０ ” ”ａｔｏｍ／ｃｍ ” ）より成る
配線層（３１）が形成されている． 本発明の第２の特徴とする点は、前述の如く前記コンタ
クトホールＨは前記Ｎゝ層（２９）だけでなく、前記導
電層（２６）にも達するように形成されている点にある
． 前述の如き構成において、コンタクトホール領域は前記
Ｎ＋層〈２９〉及び前記導電層（２６〉領域に及ぶので
、従来のＭＯＳトランジスタと比べてコンタクトホール
領域が広くでき、マスクずれに対する許容度を大きくで
きる． （ト）発明の効果 前述の説明からも明らかな如く、本発明のＭＯＳトラン
ジスタの構成によれば、チャンネルストッパー層とソー
ス・ドレイン領域とが整合することが自己整合的に回避
できるので、ＭＯＳトランシスタのドレインリーク電流
の減少及びドレイン耐圧の向上に寄与できる。
なく、前記導電層（２６）にも達するように形成されて
いるので、従来のＭＯＳトランジスタと比べてコンタク
ト領域を広くできるので、マスクずれに対する許容度が
大きいという利点を有する．（へ）実施例 以下に、本発明の一実施例を第１図Ａ及び第１図Ｂを参
照して説明する． ここで第１図Ｂは本発明のＭＯＳトランジスタの平面図
、第１図Ａは第１図ＢのＸ−Ｘ線における断面図である
． まず、第１図Ａの如くボロン濃度１ ０ ”ａｔｏｍ／
Ｃｍ ” 〜１ ０ ” ａｔｏｍ／ｃｍ ”のＰ型シ
リコン基板（２１）上に膜厚５０００人のフィールド酸
化膜（２２〉があり、前記フィールド酸化膜（２２）下
方の前記基板（２１）上にはポロン濃度１ ０ ”ａｔ
ｏｍ／ｃｍ”〜ｌ Ｑ ”ａｔｏｍ／ｃｍ”のチ勺ンネ
ルストッパー（２３〉が設けられている． そして前記基板（２１〉上に膜厚２５０人のゲート絶縁
膜（２４〉を介してＷボリサイド構造（Ｗシリサイド膜
２ ０ ０ ０Ａ及びリンを１ ０ ” ａｔｏｍ／ｃ
ｍ’〜１０ ” ’ａｔｏｍ／ｃｍ ”の濃度にドープ
したポリシリコン膜２ ０ ０ ０Ａ）のゲート電極（
２５）がある．そして、第１図Ｂにも示す如く前記ゲー
ト電極（２５）の近傍を除いて前記フィールド酸化膜（
２２）領域とトランジスタ領域の境界領域上に設けられ
た前記ポリサイド構造の導電層（２６）がある．ここで
、前記ゲート電極（２５）と前記導電層（２６〉とは前
記境界領域上で空隙Ｓをへだてて配置されており、前記
空隙Ｓは後述するサイドウ才−ルスベーサ絶縁膜によっ
て埋め込まれている．並びに、前記ゲート電極〈２５〉
両端と前記導ｔｍ（２６）端に整合して、前記基板（２
１）上にＮ一層（２７）（リン濃度： Ｉ Ｘ １ ０
”ａｔｏｍ／ａｍ”〜Ｉ Ｘ １ ０ ’″ａｔＯｍ
／ｃＴＩ′ｌｓ１拡散深さ：０．２μｍ）が形成されて
いる． 前記ゲート電極（２５）と前記導電層（２６）の側壁に
は、サイドウォールスペーサ絶縁膜（２８）が３０００
人の膜厚に形成され、前記サイドウォールスペ一サ絶縁
膜（２８）に整合して前記基板（２１）上にＮ０層（２
９）（ヒ素濃度： Ｉ Ｘ １ ０ ”ａｔｏｍ／Ｃｍ
”〜Ｉ Ｘ １０ ” ’ ａｔｏｍ／ｃｍ ”、拡散
深さ：０．３μｍ）が形成される．ここで、前記導電層
（２６〉側壁のサイドウォールスペーサ絶縁膜（２８〉
は後述のコンタクトホールＨが形成される際に除去され
ていてもよい．本発明の第１の特徴とする点は、従来の
ＬＤＤ構造ＭＯＳ｝ランジスタに対して前述の如き導電
層（２６）が新たに設けられ、前記導電層（２６）に整
合して前記Ｎ一層（２７）が前記基板（２１〉上に設け
られ、前記Ｎ一層〈２７〉内に前記Ｎ″″層（２９〉が
形成されていることにある． 前述の如きＭＯＳトランジスタの構成によれば、前記フ
ィールド酸化膜（２２）端部において、前記チャンネル
ストッパー層（２３〉と前記Ｎ一層（２７〉及び前記Ｎ
１層〈２９〉とが接合することを自己整合的に回避でき
るのでＭＯＳトランジスタのドレインリーク電流の減少
及びドレイン耐圧の向上に寄与できる． そして全面に形成された７０００人の層間絶縁膜（３０
〉上に開口され、前記Ｎ１層（２９）及び前記導電層（
２６）に達するコンタクトホールＨがあり、前記コンタ
クトホールＨを介して前記Ｎ１層（２９〉及び前記導電
層（２６）にコンタクトするリンドープボリシリコン膜
（厚さ４０００人、リン濃度＝１０目ａｔｏｍ／ａｎ
” 〜１ ０ ” ”ａｔｏｍ／ｃｍ ” ）より成る
配線層（３１）が形成されている． 本発明の第２の特徴とする点は、前述の如く前記コンタ
クトホールＨは前記Ｎゝ層（２９）だけでなく、前記導
電層（２６）にも達するように形成されている点にある
． 前述の如き構成において、コンタクトホール領域は前記
Ｎ＋層〈２９〉及び前記導電層（２６〉領域に及ぶので
、従来のＭＯＳトランジスタと比べてコンタクトホール
領域が広くでき、マスクずれに対する許容度を大きくで
きる． （ト）発明の効果 前述の説明からも明らかな如く、本発明のＭＯＳトラン
ジスタの構成によれば、チャンネルストッパー層とソー
ス・ドレイン領域とが整合することが自己整合的に回避
できるので、ＭＯＳトランシスタのドレインリーク電流
の減少及びドレイン耐圧の向上に寄与できる。
また、コンタクト領域を従来のＭＯＳトランジスタに比
べて広くできるので、マスクずれに対する許容度を大き
くできる．
べて広くできるので、マスクずれに対する許容度を大き
くできる．
第１図Ａは本発明のＭＯＳ型電界効果トランジスタの断
面図、第１図Ｂは第１図ＡにおけるＭＯＳ型電界効果ト
ランジスタの平面図、第２図は従来のＭＯＳ型電界効果
トランジスタの断面図である。
面図、第１図Ｂは第１図ＡにおけるＭＯＳ型電界効果ト
ランジスタの平面図、第２図は従来のＭＯＳ型電界効果
トランジスタの断面図である。
Claims (3)
- （１）一導電型の半導体基板と、前記基板上にゲート絶
縁膜を介して設けられたゲート電極と前記ゲート電極両
端の前記基板表面に設けたＬＤＤ構造をなす逆導電型の
ソース・ドレイン領域とを具備するＭＯＳ型電界効果ト
ランジスタにおいて、 前記ゲート電極の近傍を除いてフィールド酸化膜領域と
トランジスタ領域の境界領域上に設けられた導電層と、 前記導電層に整合して前記基板上に設けられた逆導電型
の低濃度不純物層と、 前記低濃度不純物層内に設けられた逆導電型の高濃度不
純物層と、 全面に形成された層間絶縁膜上に開口され、前記高濃度
不純物層及び前記導電層に達するコンタクトホールと、 前記コンタクトホールを介して、前記高濃度不純物層及
び前記導電層にコンタクトする配線層とを有することを
特徴とするＭＯＳ型電界効果トランジスタ。 - （２）前記導電層及び前記ゲート電極は同一材料から成
ることを特徴とする請求項第１項記載のＭＯＳ型電界効
果トランジスタ。 - （３）前記導電層及び前記ゲート電極はポリサイド構造
から成ることを特徴とする請求項第２項記載のＭＯＳ型
電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30022789A JPH03160729A (ja) | 1989-11-17 | 1989-11-17 | Ｍｏｓ型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30022789A JPH03160729A (ja) | 1989-11-17 | 1989-11-17 | Ｍｏｓ型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03160729A true JPH03160729A (ja) | 1991-07-10 |
Family
ID=17882249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30022789A Pending JPH03160729A (ja) | 1989-11-17 | 1989-11-17 | Ｍｏｓ型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03160729A (ja) |
-
1989
- 1989-11-17 JP JP30022789A patent/JPH03160729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291957B2 (ja) | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
| JPH0294477A (ja) | 半導体装置及びその製造方法 | |
| JPH04147629A (ja) | 半導体装置およびその製造方法 | |
| JP2012209603A (ja) | シリコン・オン・インシュレータ内に形成された金属酸化膜半導体デバイス | |
| JP3219045B2 (ja) | 縦型ｍｉｓｆｅｔの製造方法 | |
| US7550330B2 (en) | Deep junction SOI MOSFET with enhanced edge body contacts | |
| US20090179274A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
| TWI244766B (en) | Semiconductor device and its manufacture | |
| JPH08130308A (ja) | 半導体装置 | |
| KR970009054B1 (ko) | 평면구조 모스 트랜지스터 및 그 제조방법 | |
| JPH06163818A (ja) | Ｍｏｓトランジスタと同一基板上のコンデンサ形成方法、これにより形成されたコンデンサ、及び電気的構造の形成方法 | |
| JPH05251694A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| TW202021132A (zh) | 橫向擴散金氧半導體裝置 | |
| JP2519284B2 (ja) | 埋め込みゲ―ト型ｍｏｓｆｅｔの製造方法 | |
| JPH03160729A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH10284723A (ja) | 半導体装置およびその製造方法 | |
| JPH05291518A (ja) | 半導体装置及びその製造方法 | |
| JPH0493083A (ja) | 半導体装置およびその製造方法 | |
| JPH036863A (ja) | 半導体装置 | |
| JPS5944784B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH04317376A (ja) | 半導体装置 | |
| JPH0521789A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3376209B2 (ja) | 半導体装置とその製造方法 | |
| JPH05218070A (ja) | Ｍｏｓ電界効果半導体装置 |