JPH03158938A - 電子機器におけるｒｏｍとｒａｍとの切替装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータとＲＯＭとを備える電
子機器において、そのソフトウェア開発を行う場合等に
ＲＯＭをＲＡＭに交換して使用するだめに用いる電子機
器におけるＲＯＭとＲＡＭとの切替装置に関する。

従来の技術 一般に、マイクロプロセッサと、このマイクロプロセッ
サを制御するプログラム等の情報が格納されたＲＯＭと
を備える電子機器のソフトウェア（ＲＯＭに格納するプ
ログラム）の開発を行う場合、マイクロプロセッサの代
わりにマイクロプロセッサのエミュレータを配設し、さ
らに、ＲＯＭの代わりにＲＡＭを配設した電子機器を用
いてデバッグ等の作業を行っている。ここで、前記ＲＡ
Ｍは開発途中のプログラムを格納するものである。

また、前記ＲＯＭはプリント配線基板に配設されたソケ
ットに差し込まれている。

一方、ＲＯＭとＲＡＭとは、外観が互いに同一であって
も、そのピン配置は互いに異なるものである。

したがって、ソケットに差し込まれているｌ＜０ＭをＲ
ＡＭに交換しただけではこのＲＡＭを使用することは出
来ず、ＲＡＭのピンのうちＲＯＭとピン配置の異なるピ
ンとこのピンが本来接続されるべきプリント配線基板上
の配線部分とをジャンパー線等により接続する必要があ
る。

ここで、従来の電子機器において、ＲＯＭをＲＡＭに交
換して使用する場合に必要とされる手段を第３図に基づ
いて説明する。同図は、電子機器の一部を示すものであ
り、プリント配線基板１にソケット２が配設されている
。このソケット２には、通常、ＲＯＭ　（図示せず）が
差し込まれているが、ここでは、このソケット２から前
記ＲＯＭが外され、前記ＲＯＭとピン配置の異なるピン
３ａが上側に折り曲げられたＲＡＭ３が差し込まれてい
る。さらに、この」−側に折り曲げたピン３ａの各々と
、これらのピン３ａが本来接続されるべきプリント配線
基板１上の配線部分（図示せず）とが、ジャンパー線４
により接続されている。

− 発明が解決しようとする課題 このような従来の方法では、ＲＯＭとピン配置の異なる
ピン３ａを折り曲げ、さらに、このピン３ａとジャンパ
ー線４とを半田付けにより固定すると共にこのジャンパ
ー線４とプリント配線基板ｌとをｌ′、ｌ’Ｉｌ付けに
より固定する必要があるため、ＲＯＭをＲＡＭ３に交換
する際に時間がかかる。

課題を解決するための手段 請求項１記載の発明は、プリント配線基板と、このプリ
ント配線基板に配設されＲＯＭとＲＡＭとが選択的に挿
入されるソケットと、連結部材とこれらの連結部材によ
り選択的に接続される複数のジャンパーピンとにより接
続状態を変更する接続変更手段とを備えた。

また、請求項２記載の発明は、電子回路からのチップセ
レクト信号とリセット信号とを入力してその論理積を出
力する論理回路をプリント配線基板）こ配設し、ＲＡＭ
を使用する場合にこのＲＡＭの電源ピンにバッテリー等
のバックアップ用電源が接続されると共にこのＲＡＭの
チップセレクトピンに前記論理回路の出力端が接続され
るように接続変更手段を前記プリント配線基板上に形成
されたパターンにより前記電子回路とソケットとに接続
した。

さらに、請求項３記載の発明は、ＲＡＭを使用する場合
にこのＲＡＭの書込み制御ピンが電子回路の書込み制御
ラインから開放されると共にこの書込み制御ピンに一定
の電圧を印加する書込み保護層電源が接続されるように
接続変更手段をプリント配線基板上に形成されたパター
ンにより前記電子回路とソケットとに接続した。

作用 請求項１記載の発明では、連結部材によるジャンパーピ
ンの連結状態の変更により、ＲＯＭのピン配置に適合す
る接続状態とＲＡＭのピン配置に適合する接続状態との
切替を行うことができ、これにより、ＲＯＭの代わりに
ＲＡＭをソケットに挿入して使用する際にＲＡＭのピン
とプリント配線基板とをジャンパー線の半田（＝Ｊけに
より接続する必要が無くなり、このため、ＲＯＭとＲＡ
Ｍとの交換時間を大幅に短縮できる。

また、請求項２記載の発明では、ＲＡＭの電源ピンにバ
ッテリー等のバックアップ用電源により一定の電圧が印
加されるので、電子機器の電源のオン・オフに関わらず
ＲＡＭに格納された情報のバックアップを行なうことが
でき、また、ＲＡＭのチップセレクトピンに電子回路か
らのチップセレクト信号とリセット信号との論理積が入
力されるので、リセット時におけるチップセレクトを禁
止し、これにより、ＲＡＭに不必要なデータが書き込ま
れること等を防止することが出来る。

さらに、請求項３記載の発明では、書込み制御ピンに書
込み保護用電源による一定電圧が印加されるので、書込
み制御フラグが常にハイレベルとなり、これにより、Ｒ
ＡＭに対する書込み保護を行うことができ、同時に、Ｒ
ＡＭをＲＯＭとして疑似的に使用することが出来る。

実施例 本発明の一実施例を第１図及び第２図に基づいて説明す
る。ここで、第３図において説明した部分と同一部分に
ついては同一符号を用い、その説明も省略する。

第２図は本案のＲＯＭとＲＡＭとの切替装置を用いた電
子機器の一部を示す外観図であり、プリント配線基板ｌ
上に設けられたソケット２の近傍に接続変更手段５が配
設されている。この接続変更手段５は、平板状の絶縁性
部材５ａと、この絶縁性部材５ａの上面に配設された１
０本のジャンパーピン５ｂ（ジャンパーピン５ｂ、〜ジ
ャンパーピン５ｂ０）と、このジャンパーピン５ｂのう
ち前記絶縁性部材５ａの短手方向に配設された二本のジ
ャンパーピン５ｂを連結する連結部材とし７−− ての導電性部材５Ｃとにより形成されている。ここで、
この導電性部材５Ｃには、前記ジャンパーピン５ｂの直
径と同一の内径を有する挿入孔（図示せず）が二つ形成
されており、この挿入孔に前記ジャンパーピン５ｂを挿
入してその連結を行うものである。ここで、前記プリン
ト配線基板１は、前記ソケット２と前記ＲＡＭ３と前記
接続変更手段５どの他に、マイクロプロセッサ等の電子
回路（図示せず）が配設されているものである。

さらに、この電子機器は前記プリント配線基板ｌ上に形
成されたパターン（図示せず）により第１図に示すよう
な配線が行われており、ＲＡＭのＶ，ｅ（ＲＯＭのＶｅ
ｅ）がジャンパーピン５ｂ，　　とジャンパーピン５ｂ
，とに接続され、ＲＡＭのＷＥ　（ＲＯＭのＡ，４）が
ジャンパーピン５ｂ，に接続されると共に書込み保護用
電源（図−示せず）にとに接続されている。ここで、前
記ＲＡＭ及び前記ＲＯＭは、両者ともＩＭｂｉｔの記憶
容量を有するものである。

また、ジャンパーピン５ｂ，は電子機器の電源のオン・
オフと同時にオン・オフを行うメモリ用電源（図示せず
）に接続され、ジャンパーピン５ｂ，はバッテリー等の
バックアップ用電源（図示せず）に接続されている。そ
して、ジャンパーピン５ｂ，は電子回路からのチップセ
レクト用信号線６ａに接続されると共にアンド回路６の
入力端の一方に接続され、このアンド回路６の他方の入
力端は電子回路からのリセット用信号線６ｂに接続され
、さらに、このアンド回路６の出力端はジャンパーピン
５ｂ，に接続されている。そして、ジャンパーピン５ｂ
，。は電子回路からの書込み制御用信号線７に接続され
ている。ここで、前記書込み保護用電源と前記メモリ用
電源と前記バックアップ用電源との電源電圧は、全て＋
５Ｖである。

９ １０ このような構成において、通常の使用時、すなわち、ソ
ケット２にＲＯＭを差し込んで使用する場合には、導電
性部材５Ｃにより、ジャンパーピン５ｂ　とジャンパー
ピン５ｂ６、ジャンパーピン５ｂ、とジャンパーピン５
ｂ１、ジャンパーピン５ｂ、とジャンパーピン５ｂ、、
とをそれぞれ接続し、その他のジャンパーピン５ｂは開
放したままとする。このとき、■０、はメモリ用電源に
接続され、Ａ１４は書込み制御用信号線７に接続され、
ＣＥはチップセレクト用信号線６ａに接続される。

この電子機器は、通常、このような接続状態においてＲ
ＯＭが使用される。

また、この電子機器のソフトウェア（ＲＯＭに格納する
プログラム）の開発を行う場合には、このＲＯＭをソケ
ット２から取外した後、このソケット２にＲＡ　Ｍ　３
を差し込み、さらに、導電性部材５ｃにより、ジャンパ
ーピン５ｂ、とジャンパーピン５ｂ１、ジャンパーピン
５ｂ、とジャンパーピン５ｂ６、ジャンパーピン５ｂ、
とジャンパーピン５ｂ。とをそれぞれ接続し、その他の
ジャンパーピン５ｂは開放したままとする。このとき、
■、。はバックアップ用電源に接続され、ＷＥは書込み
保護用電源７に接続され、Ｃ８はアンド回路６の出力端
に接続される。

このとき、■。、にはバックアップ用電源による＋５Ｖ
の電圧が常に印加されるため、電子機器の電源をオフに
した場合にもＲＡＭ３に格納された内容を保存すること
が出来る。

また、Ｃ８にはアンド回路６によるチップセレクト信号
とリセット信号との論理積が入力されるため、リセット
中におけるチップセレクトを禁止することができ、これ
により、ＲＡＭ３に不必要なデータが書き込まれること
等を防止することが出来る。

さらに、ＲＡＭ３に格納したプログラムを実行させて電
子機器の動作確認等を行う場合には、ジ２ ャンパーピン５ｂ、とジャンパーピン５ｂ、。とを連結
している導電性部材５Ｃを取外せば良い。このとき、Ｗ
Ｅに書込み保護用電源７による＋５■の電圧が印加され
てＷＥがハイレベルとなるため、ＲＡＭ３への書込みを
禁止することができ、同時に、ＲＡＭ３をＲＯＭとして
疑似的に使用することが出来る。

発明の効果 請求項１記載の発明は上述のように、プリント配線基板
と、このプリント配線基板に配設されＲＯＭとＲＡＭと
が選択的に挿入されるソケットと、連結部材とこれらの
連結部材により選択的に接続される複数のジャンパーピ
ンとにより接続状態を変更する接続変更手段とを備えた
ので、連結部材によるジャンパーピンの連結状態の変更
により、ＲＯＭのピン配置に適合する接続状態とＲＡＭ
のピン配置に適合する接続状態との切替を行うことがで
き、これにより、ＲＯＭの代わりにＲＡＭをソケットに
挿入して使用する際にＲＡＭのピンとプリント配線基板
とをジャンパー線の半田付けにより接続する必要が無く
なり、このため、ＲＯＭとＲＡＭとの交換時間を大幅に
短縮できる。

また、請求項２記載の発明は」−述のように、電子回路
からのチップセレクト信号とリセット信号とを入力して
その論理積を出力する論理回路をプリント配線基板に配
設し、ＲＡＭを使用する場合にこのＲＡＭの電源ピンに
バッテリー等のバックアップ用電源が接続されると共に
このＲＡＭのチップセレクトピンに前記論理回路の出力
端が接続されるように接続変更手段を前記プリント配線
基板上に形成されたパターンにより前記電子回路とソケ
ットとに接続したので、電子機器の電源のオン・オフに
関わらずＲＡＭに格納された情報のバックアップを行な
うことが出来ると共にリセット時におけるチップセレク
トを禁止してＲＡＭに不必要なデータが書き込まれるこ
と等を防止するこＩ；３ ４ とが出来る。

さらに、請求項３記載の発明は］二連のように、ＲＡＭ
を使用する場合にこのＲＡＭの書込み制御ピンが電子回
路の書込み制御ラインから開放されると共にこの書込み
制御ピンに一定の電圧を印加する書込み保護用電源が接
続されるように接続変更手段をプリント配線基板上に形
成されたパターンにより前記電子回路とソケットとに接
続したので、書込み制御フラグが常にハイレベルとなり
、これにより、ＲＡＭに対する書込み保護を行うことが
でき、同時に、ＲＡＭをＲＯＭとして疑似的に使用する
ことが出来る。

■・・・プリント配線基板、２・・・ソケット、３・・
・ＲＡＭ、５・・・接続変更手段、５ｂ・・・ジャンパ
ーピン、５ｃ・・・連結部材、６・・・論理回路、Ｃ８
・・・チップセレクトピン、ＷＥ・・・書込み制御ピン
、Ｖ、ｃ・・・電源ピン 出　願　人　　　東京電気株式会社

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はその
外観を示す斜視図、第３図はＲＯＭをＲＡＭに交換した
場合における従来の電子機器の外観を示す斜視図である
。

Claims (1)

1. 【特許請求の範囲】 １、プリント配線基板と、このプリント配線基板に配設
   されＲＯＭとＲＡＭとが選択的に挿入されるソケットと
   、連結部材とこれらの連結部材により選択的に接続され
   る複数のジャンパーピンとにより接続状態を変更する接
   続変更手段とを備えたことを特徴とする電子機器におけ
   るＲＯＭとＲＡＭとの切替装置。 ２、電子回路からのチップセレクト信号とリセット信号
   とを入力してその論理積を出力する論理回路をプリント
   配線基板に配設し、ＲＡＭを使用する場合にこのＲＡＭ
   の電源ピンにバックアップ用電源が接続されると共にこ
   のＲＡＭのチップセレクトピンに前記論理回路の出力端
   が接続されるように接続変更手段を前記プリント配線基
   板上に形成されたパターンにより前記電子回路とソケッ
   トとに接続したことを特徴とする請求項１記載の電子機
   器におけるＲＯＭとＲＡＭとの切替装置。 ３、ＲＡＭを使用する場合にこのＲＡＭの書込み制御ピ
   ンが電子回路の書込み制御ラインから開放されると共に
   この書込み制御ピンに一定の電圧を印加する書込み保護
   用電源が接続されるように接続変更手段をプリント配線
   基板上に形成されたパターンにより前記電子回路とソケ
   ットとに接続したことを特徴とする請求項１記載の電子
   機器におけるＲＯＭとＲＡＭとの切替装置。