JPS62281492A - 電子回路 - Google Patents
電子回路Info
- Publication number
- JPS62281492A JPS62281492A JP61123377A JP12337786A JPS62281492A JP S62281492 A JPS62281492 A JP S62281492A JP 61123377 A JP61123377 A JP 61123377A JP 12337786 A JP12337786 A JP 12337786A JP S62281492 A JPS62281492 A JP S62281492A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit
- circuit element
- electronic
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100087531 Caenorhabditis elegans rom-2 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は電子回路の構成に係り、特にＣＰＵによって制
御される制御システムとのマツチングを計るに好適な電
子回路の構成に関する。
御される制御システムとのマツチングを計るに好適な電
子回路の構成に関する。
被制御システムをＣＰＵで制御する場合、そのシステム
を最適制御するためにプログラムを変更することがよく
行われている６プログラムの変更は一般に記憶素子であ
るＲＯＭの交換が多く、その交換の簡便な方法は例えば
特開昭５９−１５５４９４号公報にあるようにあらかじ
め電子回路基板上に交換が予想される電子回路素子用の
ＩＣソケットを設け、必要に応じて上記ＩＣソケットか
ら電子回路素子を着脱し、交換する方法がある。
を最適制御するためにプログラムを変更することがよく
行われている６プログラムの変更は一般に記憶素子であ
るＲＯＭの交換が多く、その交換の簡便な方法は例えば
特開昭５９−１５５４９４号公報にあるようにあらかじ
め電子回路基板上に交換が予想される電子回路素子用の
ＩＣソケットを設け、必要に応じて上記ＩＣソケットか
ら電子回路素子を着脱し、交換する方法がある。
しかしながら、上述したＩＣソケットは必ずしも電子回
路素子と同一メーカとは限らないため、ソケットと電子
回路素子のリードとの接触面はリード間隔等のわずかの
寸法の違いによって生ずる接触不良、また接触面の酸化
等によって接触不良をおこす場合がある。たとえそれら
が同一メーカーであっても接触不良が生ずる確率はかな
り高く、かかる原因によってシステムが制御不能になる
事がしばしば見受けられる。特にこれらの制御システム
が内燃機関を制御する如き場合は振動や温度変化によっ
て接触不良をおこす確率が更に高くなる。
路素子と同一メーカとは限らないため、ソケットと電子
回路素子のリードとの接触面はリード間隔等のわずかの
寸法の違いによって生ずる接触不良、また接触面の酸化
等によって接触不良をおこす場合がある。たとえそれら
が同一メーカーであっても接触不良が生ずる確率はかな
り高く、かかる原因によってシステムが制御不能になる
事がしばしば見受けられる。特にこれらの制御システム
が内燃機関を制御する如き場合は振動や温度変化によっ
て接触不良をおこす確率が更に高くなる。
他方、ＩＣソケットを使用しない場合、基板にハンダ付
された電子回路素子の交換は特別な装置が必要であり、
特に多量生産品の納入後の変更による交換作業は困難で
ある。
された電子回路素子の交換は特別な装置が必要であり、
特に多量生産品の納入後の変更による交換作業は困難で
ある。
本発明の目的は信頼性を損なうことなしに電子回路素子
の交換が容易に行うことができる電子回路の構成方法を
提供するにある。
の交換が容易に行うことができる電子回路の構成方法を
提供するにある。
本発明は回路基板に印刷された複数の回路導体上に複数
のリード端子を有する第１の電子回路素子が接続されて
おり、更に上記複数の回路導体上に複数の接続端子を有
し、該端子を介して第２の電子回路素子を接続して上記
２つの電子回路を選択回路でもって何れか一方の電子回
路の動作を選択し得るように構成しているので、その目
的を達成することができる。
のリード端子を有する第１の電子回路素子が接続されて
おり、更に上記複数の回路導体上に複数の接続端子を有
し、該端子を介して第２の電子回路素子を接続して上記
２つの電子回路を選択回路でもって何れか一方の電子回
路の動作を選択し得るように構成しているので、その目
的を達成することができる。
このような構成によれば、新しい電子素子を必要とする
時に、新しい電子素子に設けた接続端子を基板状の端子
に接続すると、新しい電子素子で制御が可能となる。
時に、新しい電子素子に設けた接続端子を基板状の端子
に接続すると、新しい電子素子で制御が可能となる。
以下、本発明の実施例を図面にしたがって説明する。第
１図は本発明の２つの電子回路素子の組立前の構成を示
し、第２図は上記電子回路素子の組立後の構成を示す図
である。第１図において、回路基板１上に複数の回路導
体２，２′が印刷されており、上記導体２，２′には夫
々複数のビンを有する第１の電子回路素子３がハンダ付
等によって電気的に接続されている。上記電子回路素子
３は例えばＲＯＭ等のメモリ回路である。また４゜４′
は上記導体２，２′上にあらかじめハンダ付されたコネ
クタであり、その拡大斜視図を第３図に示す。
１図は本発明の２つの電子回路素子の組立前の構成を示
し、第２図は上記電子回路素子の組立後の構成を示す図
である。第１図において、回路基板１上に複数の回路導
体２，２′が印刷されており、上記導体２，２′には夫
々複数のビンを有する第１の電子回路素子３がハンダ付
等によって電気的に接続されている。上記電子回路素子
３は例えばＲＯＭ等のメモリ回路である。また４゜４′
は上記導体２，２′上にあらかじめハンダ付されたコネ
クタであり、その拡大斜視図を第３図に示す。
一方、第２の電子回路電子５は複数の回路導体６．６′
が印刷されている補助回路基板７にハンダ付等によって
電気的に接続し得るように構成されでいる。またビンコ
ネクタ８，８′は上記補助基板上の上記回路導体６，６
′に電気的に接続されており、上記ビンコネクタ８，８
′の下部先端のビン９，９′は前記コネクタ４．４′の
ビン穴１０に挿入固定される。そしてビンコネクタ８゜
８′がコネクタ４，４′に挿入固定された形は第２図に
示される。尚、ビンコネクタ８，８′を回路基板１側に
固定されたコネクタ４，４′に挿入固定される時、フッ
ク機構を有するコネクタ、及びビンコネクタを使用する
ことにより双方の抜けを防止することが可能である。ま
たコネクタ４゜４′を用いないでビンコネクタ８，８′
のビン９゜９′部分を回路基板１側の回路導体２，２′
に夫夫ハンダ付することにより、電気的接続がより信頼
性を増すことになる。
が印刷されている補助回路基板７にハンダ付等によって
電気的に接続し得るように構成されでいる。またビンコ
ネクタ８，８′は上記補助基板上の上記回路導体６，６
′に電気的に接続されており、上記ビンコネクタ８，８
′の下部先端のビン９，９′は前記コネクタ４．４′の
ビン穴１０に挿入固定される。そしてビンコネクタ８゜
８′がコネクタ４，４′に挿入固定された形は第２図に
示される。尚、ビンコネクタ８，８′を回路基板１側に
固定されたコネクタ４，４′に挿入固定される時、フッ
ク機構を有するコネクタ、及びビンコネクタを使用する
ことにより双方の抜けを防止することが可能である。ま
たコネクタ４゜４′を用いないでビンコネクタ８，８′
のビン９゜９′部分を回路基板１側の回路導体２，２′
に夫夫ハンダ付することにより、電気的接続がより信頼
性を増すことになる。
このように、あらかじめ第１の電子回路１と電気的に接
続され回路基板上１に固定されたコネクタ４，４′ と
、ビンコネクタ８，８′が固定された補助回路基板７と
を備えていれば、第１の電子回路の動作の変更（例えば
ＲＯＭなどの記憶内容の変更）等が生じた場合、変更済
の第２の電子回路５を上記補助回路基板上に固定し、コ
ネクタで第１．第２の電子回路を電気的に接続すれば、
電子回路の動作変更は簡単に行えるばかりでなく。
続され回路基板上１に固定されたコネクタ４，４′ と
、ビンコネクタ８，８′が固定された補助回路基板７と
を備えていれば、第１の電子回路の動作の変更（例えば
ＲＯＭなどの記憶内容の変更）等が生じた場合、変更済
の第２の電子回路５を上記補助回路基板上に固定し、コ
ネクタで第１．第２の電子回路を電気的に接続すれば、
電子回路の動作変更は簡単に行えるばかりでなく。
ソケットが用いられていないことから接触不良等によっ
て生ずる誤動作、またはシステム制御の停止と言う重大
な事故を防止することが可能となる。
て生ずる誤動作、またはシステム制御の停止と言う重大
な事故を防止することが可能となる。
尚上記した第２の電子回路を第１の電子回路素子に電気
的に接続した場合、後者の電子回路素子の動作を停止さ
せて前者の電子回路素子に切換える選択回路が必要とな
る。
的に接続した場合、後者の電子回路素子の動作を停止さ
せて前者の電子回路素子に切換える選択回路が必要とな
る。
第４図は上記選択回路の構成図である。第４図において
、前述した回路基板１側には第１の電子回路素子３（実
施例ではＲＯＭ −１）とＣＰＵ１１、および第１の選
択回路であるアンド回路１３が備えられている。また補
助回路基板７には例えば動作内容を変更した（実施例で
は記憶内容を変更したＲＯＭ−２）第２の電子回路素子
５と第２の選択回路であるアンド回路１４が備えられて
いる。そしてデータ・アドレスバス１２はｃＰｌ、ｌ１
１と第１の電子回路素子３間に接続され、さらに第２の
電子回路素子５へは前述したコネクタを介して接続され
ている。またＣＰＵＩ １と第２の選択回路１４間も同
様にコネクタを介して接続されている。
、前述した回路基板１側には第１の電子回路素子３（実
施例ではＲＯＭ −１）とＣＰＵ１１、および第１の選
択回路であるアンド回路１３が備えられている。また補
助回路基板７には例えば動作内容を変更した（実施例で
は記憶内容を変更したＲＯＭ−２）第２の電子回路素子
５と第２の選択回路であるアンド回路１４が備えられて
いる。そしてデータ・アドレスバス１２はｃＰｌ、ｌ１
１と第１の電子回路素子３間に接続され、さらに第２の
電子回路素子５へは前述したコネクタを介して接続され
ている。またＣＰＵＩ １と第２の選択回路１４間も同
様にコネクタを介して接続されている。
次に２つの電子回路素子の選択動作を説明する。
ＣＰＵＩ １のアドレスバスの最上位ビット端子である
Ａ１５と、システムクロックの出力端子Ｅと。
Ａ１５と、システムクロックの出力端子Ｅと。
電源Ｖｃｃからの信号を入力とするアンド回路１３の出
力を第１の電子回路素子３のチップセレクト端子ＣＳに
入力される。そして上記チップセレクト端子Ｃ８は前記
アンド回路１３の３人力が何れもハイレベルの時に第１
の電子回路素子３が起動し、選択されることになる。か
かる状態は第２の電子回路素子５が未だ接続されていな
い場合であって、データの交信はＣＰＵＩＩと第１の電
子回路素子３間でのみ行われる。一方、システムの変更
があり、第１の電子回路素子３のプログラム変更等の必
要性が生じた場合、補助回路基板７に変更済みの第２の
電子回路素子を取付けた後に、補助回路基板７は前述の
ピンコネクタ８，８′とコネクタ４，４′とを介して回
路基板１上に固定される。そして回路基板１上の′アン
ド回路上３のＶｃｃ電源入力は上記コネクタ類を介して
補助基板上で接地されるように構成している。このため
、アンド回路１３の電源入力はロウレベルとなり。
力を第１の電子回路素子３のチップセレクト端子ＣＳに
入力される。そして上記チップセレクト端子Ｃ８は前記
アンド回路１３の３人力が何れもハイレベルの時に第１
の電子回路素子３が起動し、選択されることになる。か
かる状態は第２の電子回路素子５が未だ接続されていな
い場合であって、データの交信はＣＰＵＩＩと第１の電
子回路素子３間でのみ行われる。一方、システムの変更
があり、第１の電子回路素子３のプログラム変更等の必
要性が生じた場合、補助回路基板７に変更済みの第２の
電子回路素子を取付けた後に、補助回路基板７は前述の
ピンコネクタ８，８′とコネクタ４，４′とを介して回
路基板１上に固定される。そして回路基板１上の′アン
ド回路上３のＶｃｃ電源入力は上記コネクタ類を介して
補助基板上で接地されるように構成している。このため
、アンド回路１３の電源入力はロウレベルとなり。
第１の電子回路素子３の上記チップセレクト端子Ｏ８は
ロウレベルとなってこの素子は非選択となる。同時に第
２の電子回路素子５のチップセレクト端子ｃｓ’はＣＰ
ＵＩＩからのＡ１５とＥ端子からの出力信号のみをアン
ド回路１４を介して入力されているから、第２の電子回
路素子はコネクタで接続され、システムに電源が投込さ
れると自動的に選択起動されることになる。
ロウレベルとなってこの素子は非選択となる。同時に第
２の電子回路素子５のチップセレクト端子ｃｓ’はＣＰ
ＵＩＩからのＡ１５とＥ端子からの出力信号のみをアン
ド回路１４を介して入力されているから、第２の電子回
路素子はコネクタで接続され、システムに電源が投込さ
れると自動的に選択起動されることになる。
これらの構成を平面的に実施しようとすれば、第２の電
子回路素子は同一回路基板であって、且つ第１の電子回
路素子の近傍に配置する必要がある。したがって回路基
板上のスペースの問題があるばかりではなく、回路基板
上に印刷される導体のパターン設計が非常に複雑となる
問題もある。
子回路素子は同一回路基板であって、且つ第１の電子回
路素子の近傍に配置する必要がある。したがって回路基
板上のスペースの問題があるばかりではなく、回路基板
上に印刷される導体のパターン設計が非常に複雑となる
問題もある。
第５図は本発明からなる他の実施例を示す図である。第
１図の実施例ではビンコネクタ８，８′は第１．第２の
電子回路３，５を電気的に接続させる導体と補助回路基
板７を回路基板１に固定する固定部材とを兼ねるもので
あるが、第５図の実施例はフラットケーブル１５．１５
’ を用いて前記岡電子回路間を接続し、固定部材１６
によって前記開基板を固定する場合を示している。そし
てフラットケーブル１５．１５’は開基板間を湾曲させ
て取付け、例えば図示の下側を機械的に自由にしてばね
効果をもたせるようにしである。また固定部材１６は基
板からの抜けを防止するためのロック機構を備えるよう
にしである。このように構成することにより、電気的接
続部は機械的ストレスを回避することが可能となり、機
械的振動。
１図の実施例ではビンコネクタ８，８′は第１．第２の
電子回路３，５を電気的に接続させる導体と補助回路基
板７を回路基板１に固定する固定部材とを兼ねるもので
あるが、第５図の実施例はフラットケーブル１５．１５
’ を用いて前記岡電子回路間を接続し、固定部材１６
によって前記開基板を固定する場合を示している。そし
てフラットケーブル１５．１５’は開基板間を湾曲させ
て取付け、例えば図示の下側を機械的に自由にしてばね
効果をもたせるようにしである。また固定部材１６は基
板からの抜けを防止するためのロック機構を備えるよう
にしである。このように構成することにより、電気的接
続部は機械的ストレスを回避することが可能となり、機
械的振動。
熱膨張等によって生ずる接続導体の断線、接触不良等を
防ぐことができる。
防ぐことができる。
以上のように１本発明は第１の電子回路素子の動作の代
わりに、変更された所定の動作を行う第２の電子回路素
子を用いる必要が生じた場合、それらの素子を互いに交
換する必要はなく、コネクタを用いて第２の電子回路素
子を立体的に積み重ねて接続することにより、ＷＪ単に
動作変更の目的が達せられることが可能となった。従来
、汎用性があると考えられていたＩＣソケットはＩＣリ
ード部の断面の違い、ソケット部の構造等の違いにより
、接触不良が生ずる確率が多かったが、本発明により信
頼性が向上するばかりではなく、基板上のスペースは立
体的な積み重ね方式を採用しているため、特に変わるこ
とがない。さらに、追加した第２の電子回路素子への切
換は自動的に行えるため、その為の回路の追加は不要と
なる。
わりに、変更された所定の動作を行う第２の電子回路素
子を用いる必要が生じた場合、それらの素子を互いに交
換する必要はなく、コネクタを用いて第２の電子回路素
子を立体的に積み重ねて接続することにより、ＷＪ単に
動作変更の目的が達せられることが可能となった。従来
、汎用性があると考えられていたＩＣソケットはＩＣリ
ード部の断面の違い、ソケット部の構造等の違いにより
、接触不良が生ずる確率が多かったが、本発明により信
頼性が向上するばかりではなく、基板上のスペースは立
体的な積み重ね方式を採用しているため、特に変わるこ
とがない。さらに、追加した第２の電子回路素子への切
換は自動的に行えるため、その為の回路の追加は不要と
なる。
尚、補助回路基板７に設けられたアンド回路１４の入力
信号として、ＣＰＵＩＩからの信号として適宜選択する
ことにより、例えば第２の電子回路素子５がＲＯＭであ
るような場合は該素子５の記憶容量分を追加することも
可能である。
信号として、ＣＰＵＩＩからの信号として適宜選択する
ことにより、例えば第２の電子回路素子５がＲＯＭであ
るような場合は該素子５の記憶容量分を追加することも
可能である。
以上、本発明の構成は電子回路に変更が生じた場合でも
、ＩＣソケットを用いることなしに電子回路素子の交換
を行うことができるので、交換後も信頼性のある制御回
路が実現できる。
、ＩＣソケットを用いることなしに電子回路素子の交換
を行うことができるので、交換後も信頼性のある制御回
路が実現できる。
第１図、第２図は本発明の電子回路の構成法を説明する
図、第３図は第１図、第２図に示す一構成部品の部分拡
大斜視図、第４図は本発明の回路構成図、第５図は他の
実施例を示す図である。 １・・・回路基板、３・・・第１の電子回路素子、４・
・・コネクタ、５・・・第２の電子回路素子、７・・・
補助回路基板、８・・・ビンコネクタ、１１・・・ＣＰ
Ｕ、１３＋ ｕ＋高高置 ０２図 第３図 −口 メ Δ 手続補正書（自発） ａｇＮ８２ｔａ ２ｒ＋ ２Ｅｌ” 特許庁長 官 黒 １）明 雄 殿 事件の表示 昭和６１年特許願第１２３３７７ 号発明の名称電子
回路 補正をする者 事件との関係 特許出願人 名 称＋５１０１体式会社 日 立 製作折代 理
人 居 ・！ｒ（〒１（Ｘｌｌ東京都千代田区丸の内−丁
目５番１号補正の 内容 別紙の通す グ２卜一 １、特許請求の範囲を次の通り訂正する。 「特許請求の範囲 １、回路基板上に印刷された複数の回路導体に複数のリ
ード端子を有し所定の動作を行う第１の電子回路素子が
接続されている電子回路において、上記回路導体上に複
数の接続用端子を備え、該接続用端子を介して第２の電
子回路を接続すると共に上記第１の電子回路素子と上記
第２の電子回路素子とを選択する１手 を有し、眩゛択
によって上記第１の電子回路素子の上記所定の動作
の代わりに上記第２の電子回路素子が上記所定動作をす
るように構成したことを特徴とする電子回路。 」 ２、明細書第８頁第１５行〜同頁第２０行に「これらの
構成を・・・問題もある。」とある記載を削除する。 以上
図、第３図は第１図、第２図に示す一構成部品の部分拡
大斜視図、第４図は本発明の回路構成図、第５図は他の
実施例を示す図である。 １・・・回路基板、３・・・第１の電子回路素子、４・
・・コネクタ、５・・・第２の電子回路素子、７・・・
補助回路基板、８・・・ビンコネクタ、１１・・・ＣＰ
Ｕ、１３＋ ｕ＋高高置 ０２図 第３図 −口 メ Δ 手続補正書（自発） ａｇＮ８２ｔａ ２ｒ＋ ２Ｅｌ” 特許庁長 官 黒 １）明 雄 殿 事件の表示 昭和６１年特許願第１２３３７７ 号発明の名称電子
回路 補正をする者 事件との関係 特許出願人 名 称＋５１０１体式会社 日 立 製作折代 理
人 居 ・！ｒ（〒１（Ｘｌｌ東京都千代田区丸の内−丁
目５番１号補正の 内容 別紙の通す グ２卜一 １、特許請求の範囲を次の通り訂正する。 「特許請求の範囲 １、回路基板上に印刷された複数の回路導体に複数のリ
ード端子を有し所定の動作を行う第１の電子回路素子が
接続されている電子回路において、上記回路導体上に複
数の接続用端子を備え、該接続用端子を介して第２の電
子回路を接続すると共に上記第１の電子回路素子と上記
第２の電子回路素子とを選択する１手 を有し、眩゛択
によって上記第１の電子回路素子の上記所定の動作
の代わりに上記第２の電子回路素子が上記所定動作をす
るように構成したことを特徴とする電子回路。 」 ２、明細書第８頁第１５行〜同頁第２０行に「これらの
構成を・・・問題もある。」とある記載を削除する。 以上
Claims (1)
- １、回路基板上に印刷された複数の回路導体に複数のリ
ード端子を有し所定の動作を行う第１の電子回路素子が
接続されている電子回路の構成方法において、上記回路
導体上に複数の接続用端子を備え、該接続用端子を介し
て第２の電子回路を接続すると共に上記第１の電子回路
素子と上記第２の電子回路素子とを選択する選択回路を
有し、該選択回路によつて上記第１の電子回路素子の上
記所定の動作の代わりに上記第２の電子回路素子が上記
所定動作をするように構成したことを特徴とする電子回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123377A JPH0746750B2 (ja) | 1986-05-30 | 1986-05-30 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123377A JPH0746750B2 (ja) | 1986-05-30 | 1986-05-30 | 電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62281492A true JPS62281492A (ja) | 1987-12-07 |
| JPH0746750B2 JPH0746750B2 (ja) | 1995-05-17 |
Family
ID=14859072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61123377A Expired - Lifetime JPH0746750B2 (ja) | 1986-05-30 | 1986-05-30 | 電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746750B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645484A (ja) * | 1992-07-23 | 1994-02-18 | Melco:Kk | 集積回路素子およびこれを装着可能な変換コネクタ |
| JPH07130949A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020174113A (ja) * | 2019-04-10 | 2020-10-22 | 株式会社フジクラ | 多層回路基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS549363U (ja) * | 1977-06-23 | 1979-01-22 | ||
| JPS57145396A (en) * | 1981-03-04 | 1982-09-08 | Matsushita Electric Ind Co Ltd | Sub substrate mounting method |
-
1986
- 1986-05-30 JP JP61123377A patent/JPH0746750B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS549363U (ja) * | 1977-06-23 | 1979-01-22 | ||
| JPS57145396A (en) * | 1981-03-04 | 1982-09-08 | Matsushita Electric Ind Co Ltd | Sub substrate mounting method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645484A (ja) * | 1992-07-23 | 1994-02-18 | Melco:Kk | 集積回路素子およびこれを装着可能な変換コネクタ |
| JPH07130949A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746750B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744635B2 (en) | Removable visual indication structure for a printed circuit board | |
| US4689718A (en) | Programmable junction box | |
| US5203004A (en) | Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections | |
| EP0164949A2 (en) | Programmable programmed socket | |
| US3891898A (en) | Panel board mounting and interconnection system for electronic logic circuitry | |
| US4706165A (en) | Multilayer circuit board | |
| US20020043718A1 (en) | Sockets for module extension and memory system using same | |
| JPS62281492A (ja) | 電子回路 | |
| JPS62181610A (ja) | 電子回路内蔵ジヨイントボツクス | |
| JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
| CN110740569A (zh) | 印刷电路板 | |
| JPS61120454A (ja) | デ−タ記憶用集積回路のパツケ−ジ | |
| KR100505641B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| JP2884666B2 (ja) | 活線挿抜方式 | |
| JPS6015359Y2 (ja) | 信号接続装置 | |
| JPS62155596A (ja) | 電子回路 | |
| JPH08185942A (ja) | 増設用ｉｃソケット | |
| US6515886B2 (en) | Electronic apparatus having socket incorporating switch operated by insertion of electronic circuit device | |
| CN102522640B (zh) | 连结器模块及马达 | |
| JPS63261685A (ja) | 多端子コネクタ | |
| CN110687971A (zh) | 主板及应用所述主板的电子装置 | |
| JP2021072015A (ja) | 中継装置 | |
| JP2967641B2 (ja) | 単位基板実装状態確認回路 | |
| JPH0253125A (ja) | 電子機器の活線挿抜時における誤動作防止方法 | |
| RU2414094C2 (ru) | Интерфейс электрический (варианты) |