JPH031571A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に関し、特にアナログ回路に用いら
れる半導体装置に関するものである。

（従来の技術） 以下第５図乃至第７図を参照して、従来技術による半導
体装置について説明する。第５図は、トランジスタを示
した断面図、第６図は、従来技術による半導体装置を示
した平面図である。

従来技術による半導体装置は、半導体基板（２１）と、
この半導体基板（２１）表面に形成されたソース領域（
２２）及びドレイン領域（２３）と、半導体基板（２１
）上に形成された絶縁層（２４）と、ソース領域（２２
）とドレイン領域（２３）間の絶縁層（２４）上に形成
されたゲート電極（２５）と、ソース領域（２２）及び
ドレイン領域（２３）上の絶縁層（２４）に設けられた
開孔を介して、各領域（２２）　、　（２３）上に形成
されたソース電極（２６）及びドレイン電極（２７）と
を備えていた。

この様な半導体装置は、第６図に示したゲート幅Ｗ、ゲ
ート長ｌを変えることにより、ドレイン電流１　　、Ｌ
きい値電圧Ｖｔｈの値を決めていた。

ＤＳ 尚、第６図に示した半導体装置の電圧−電流特性を第７
図に示す。

（発明が解決しようとする課題） 上記の様な半導体装置では、ゲート幅Ｗを広げることに
よりドレイン電流”　ＤＳを増加し、ゲート長ｌを広げ
ることによりしきい値電圧”　ｔｈ＠高くする等して、
ドレイン電流Ｉ　　、Ｌきい値電圧Ｖｔｈを決めていた
。しかし第７図の電圧−電流特性に示した様に、しきい
値電圧Ｖｔｈ付近のドレイン電流■Ｄｓの変化は急峻に
なっている。この為、上記の様な半導体装置は、このし
きい値電圧Ｖ１ｈ付近のドレイン電流■ＤＳの急峻な変
化を利用してディジタル回路に用いられていたが、線形
的に変化をする値を用いるアナログ回路には、用いるこ
とが困難であるという問題点があった。

本発明は上記の様な問題点を除去し、しきい値電圧Ｖ　
付近のドレイン電流よりＳの変化を緩やかｈ にし、アナログ回路に用いることの容易な半導体装置を
提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明においては、第１導電
型の半導体基板と、この半導体基板表面に形成された第
２導電型の第１のソース領域と、この第１のソース領域
と第１の距離だけ離間して形成された第２導電型の第１
のドレイン領域と、第１のソース領域と第１のドレイン
領域の間の半導体基板上に形成され、半導体基板と電気
的に絶縁された第１のゲート電極と、半導体基板表面に
形成され、第１のソース領域と電気的に接続された第２
導電型の第２のソース領域と、この第２のソース領域と
第１の距離とは異なる第２の距離だけ離間して形成され
、第１のドレイン領域と電気的に接続された第２導電型
の第２のドレイン領域と、第２のソース領域と第２のド
レイン領域の間の半導体基板上に形成され、第１のゲー
ト電極と電気的に接続され、半導体基板と電気的に絶縁
された第２導電型の第２のゲート電極とを備えた半導体
装置を提供する。

（作　用） この様な半導体装置によれば、第１のソース領域と第２
のソース領域、第１のドレイン領域と第２のドレイン領
域、第１のゲート電極と第２のゲート電極を電気的に接
続し、電圧を印加する。

この時、第１のゲート電極と第２のゲート電極のゲート
長が異なるため、第１のソース、ドレイン及びゲート領
域からなる第１のトランジスタと、第２のソース、ドレ
イン及びゲート領域からなる第２のトランジスタとでは
、ドレイン電流ＩＤＳが流れ始めるしきい値電圧が異な
る。この為、ゲート電極に印加する電圧Ｖ。８を可変し
ていくと、この電圧ｖＧｓが第１のトランジスタのしき
い値電圧Ｖ　　になるとドレイン電流Ｉ　　が流れ始ｔ
ｈｌ　　　　　　　　　　　　ＤＳＬめ、第２のトラン
ジスタのしきい値電圧Ｖｔｈ２（〉Ｖ、ｈｌ）になると
第１と第２のトランジスタのドレイン電流の和Ｉ　　　
＋Ｉ　　　が流れることＤＳＬ　　　ＤＳ２ になる。この様にして、ゲート電極に印加する電圧Ｖ。

８に対し、しきい値電圧付近のドレイン電流を緩やかに
変化させることができる。

これらのことにより、しきい値電圧付近のドレイン電流
の変化を緩やかにし、アナログ回路に用いることの容易
な半導体装置を提供できる。

（実施例） 以下第１図乃至第４図を参照して、本発明の実施例に係
る半導体装置を説明する。第１図は、本発明の実施例に
係る半導体装置を示した平面図である。

本発明による半導体装置は、Ｐ型半導体基板（１）表面
にｎコのＮ型ソース領域（２−１）　、　（２−２＞　
、　（２−３）　。

（２−４）　、・・・、　（２−ｎ）が形成されている
。そして、これらのｎコのＮ型ソース領域（２−１）、
（２−２）、（２−３）。

（２−４）　、　−、（２−ｎ）と、各々ゲート長４＋
、Ｎ２゜Ｎａ、Ｊ！４＋　・・・、ｊ２　　だけ離して
ｎコのＮ型ドレイン領域（３−１）　、　（３−２）　
、　（３−３）　、　（３−４）　、・・・、　（３−
ｎ）が形成されている。又、対応するソース領域とドレ
イン領域の間のＰ型半導体基板（１）上に、ｎコのゲー
ト電極（４−１）　、　（４−２）　、　（４−３）　
、　（４−４）　、・・・、　（４−ｎ）が形成されて
いる。更に、対応するｎコのＮ型ソース領域（２−１）
　、　（２−２）　、　（２−３）　、　（２−４）　
、・・・、　（２−ｎ）、ｎコのＮ型ドレイン領域（３
−１）　、　（３−２）　、　（３−３）、　（３−４
）　。

−、（３−ｎ）、及びｎコのゲート電極（４−１）　、
　（４−２）　。

（４−３）　、　（４−４）　、・・・、　（４−ｎ）
は、電気的に接続されている。つまり、ゲート長がＪ＋
、！１２，４２３．ｉ４゜・・・、４２　　（氾１＜４
１！２＜１３＜１＜　＜・・・く氾。）と異なるｎコの
Ｎチャネルトランジスタ（５）　、　（６）　。

（７）、・・・、（８）を並列接続したものである。こ
の様な半導体装置の回路図を第２図に示す。

この様な半導体装置によれば、ｎコのＮチャネルトラン
ジスタのゲート長ρが異なる為、ｎコのＮチャネルトラ
ンジスタのドレイン電流ｌＤｓが流れ始めるしきい値電
圧Ｖｔｈが、それぞれ異なる。このしきい値電圧ｖ、ｈ
をそれぞれｖｔｈＭＶ　　　、Ｖ　　　、・・・、■　
　とすると、ゲート長ｔｈ２　　　ｔｈ３　　　　　　
ｔｈｎＡ＋　＜１２＜４２３＜・・・く℃　より”　ｔ
ｈＬ　　　ｔｈ２くｖ ＜Ｖ　　　＜・・・くＶ　　となる。この為、ｎコのｔ
ｈ３　　　　　ｔｈｎ ゲート電極（４−Ｄ　、　（４−２）　、　（４−３）
　、　（４−４）　、　−、（４−ｎ）に加える電圧Ｖ
。Ｓを変えていくと、ｖＧＳ−”ｔｈｌで第１のＮチャ
ネルトランジスタ（５）がＯＮＬ、ドレイン電流■　　
が流れる。次にｖＧＳ””　”　ｔｈ２にＤＳＬ なると、第１のＮチャネルトランジスタ（５）はそのま
まＯＮＬ、更に第２のＮチャネルトランジスタ（６）が
ＯＮする。すると、第１及び第２のトランジスタのドレ
イン電流Ｉ　　　、Ｉ　　　の和ＤＳＬ　　　ＤＳ２ Ｉ　　　＋１　　　が流れる。更にＶ　　−Ｖ　　　に
なりＳＬ　　　ＤＳ２　　　　　　　　　ＧＳ　　　ｔ
ｈ３ると、第１及び第２のＮチャネルトランジスタ（５
）　、　（ｆｉ）はそのままＯＮＬ、更に第３のＮチャ
ネルトランジスタ（７）がＯＮする。すると、第１、第
２及び第３のトランジスタのドレイン電流１　　　、Ｉ
　　　、Ｉ　　　の和１　　　＋Ｉ　　　＋ＤＳＬ　　
　ＤＳ２　　　ＤＳ３　　　　ＤＳＬ　　　ＤＳ２■　
　が流れる。この様にしてｖ　−■　　になりＳ３　　
　　　　　　　　　　　ＧＳ　　　ｔｈｎると、ｎコの
Ｎチャネルトランジスタ（５）　、　（６）　。

（７）、・・・、（８）がＯＮＬ、ｎコのトランジスタ
のドレイン電流の和Ｉ　　　＋Ｉ　　　＋Ｉ　　　＋・
・・＋ＤＳＬ　　　ＤＳ２　　　ＤＳ３ ！　　が流れる。つまりゲート電極（４−１）　、　（
４−２）　。

５ｎ （４−３）　、（４−４）　、−、（４−ｎ）に加える
電圧ＶＧＳを変えていくと、ドレイン電流■ＤＳは段階
的な変化をしていく。この様な半導体装置の電圧−電流
特性のグラフを第３図に示す。このグラフからも、ドレ
イン電流”　ＤＳが段階的な変化をしていることがわか
り、しきい値電圧Ｖ、−近のドレイン電流ＩＤ８の変化
は、従来技術に比べて緩やかになっている。

尚、ＮコのＮチャネルトランジスタのゲート長ｉを細か
く変えることにより、しきい値電圧ｖｔｈ付近のドレイ
ン電流ＩＤｓの変化はより緩やかになる。

又、本実施例では第１図に示した様に、ＮコのＮチャネ
ルトランジスタのゲート電極の一端を揃え、他端を変化
させることによりゲート長Ｃを変えているが、ゲート電
極の両端を変化させてゲート長ρを変えていっても同様
な効果が得られる。

第４図は、本発明の実施例に係る半導体装置を用いた差
動増幅器を示した回路図である。

この差動増幅器は、■　電源とグランド電源間Ｃ に、抵抗（１１）とトランジスタ（１２）と抵抗（１３
）が直列接続されている。更に、■　電源とグランドＣ 電源間には、抵抗（１４）とトランジスタ（１５）と抵
抗（１６）が直列接続され、トランジスタ（１２）とト
ランジスタ（１５）のエミッタ間には、本発明による半
導体装置（１７）が接続されている。又、トランジスタ
（１２）　、　（１５）のベースに入力端子が接続され
、コレクタに出力端子が接続されている。

この様な差動増幅器の電圧利得は半導体装置（１７）の
抵抗値に影響される。又、本発明による半導体装置は、
ゲート電圧を変えることにより抵抗値が変化する。この
為、半導体装置（１７）のゲート電圧を変えることによ
り、差動増幅器の電圧利得が変化する。

この様な差動増幅器によれば、外部電圧を半導体装置（
１７）のゲートに加えることにより、この外部電圧の変
化に応じた電圧利得を得ることができる。

［発明の効果］ 以上詳述した様に本発明によれば、しきい値電圧Ｖ　付
近のドレイン電流ＩＤＳの変化を緩やかし、ｈ アナログ回路に用いることの容易な半導体装置を提供す
ることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る半導体装置を示した平面
図、第２図は本発明の実施例に係る半導体装置を示した
回路図、第３図は本発明の実施例に係る半導体装置の電
圧−電流特性を示したグラフ、第４図は本発明の実施例
に係る半導体装置を用いた差動増幅器を示した回路図、
第５図はトランジスタの構成を示した断面図、第６図は
従来技術による半導体装置を示した平面図、第７図は従
来技術による半導体装置の電圧−電流特性を示したグラ
フである。 １・・・・・・半導体基板。

Claims (1)

1. 【特許請求の範囲】 第１導電型の半導体基板と、 この半導体基板表面に形成された第２導電型の第１のソ
   ース領域と、 この第１のソース領域と第１の距離だけ離間して形成さ
   れた第２導電型の第１のドレイン領域と、前記第１のソ
   ース領域と前記第１のドレイン領域の間の前記半導体基
   板上に形成され、前記半導体基板と電気的に絶縁された
   第１のゲート電極と、前記半導体基板表面に形成され、
   前記第１のソース領域と電気的に接続された第２導電型
   の第２のソース領域と、 この第２のソース領域と、前記第１の距離とは異なる第
   ２の距離だけ離間して形成され、前記第１のドレイン領
   域と電気的に接続された第２導電型の第２のドレイン領
   域と、 前記第２のソース領域と前記第２のドレイン領域の間の
   前記半導体基板上に形成され、前記第１のゲート電極と
   電気的に接続され、前記半導体基板と電気的に絶縁され
   た第２導電型の第２のゲート電極とを備えた半導体装置
   。