JPH03157075A - 固体撮像素子とそれを用いた撮像装置 - Google Patents
固体撮像素子とそれを用いた撮像装置Info
- Publication number
- JPH03157075A JPH03157075A JP1295075A JP29507589A JPH03157075A JP H03157075 A JPH03157075 A JP H03157075A JP 1295075 A JP1295075 A JP 1295075A JP 29507589 A JP29507589 A JP 29507589A JP H03157075 A JPH03157075 A JP H03157075A
- Authority
- JP
- Japan
- Prior art keywords
- output
- solid
- color
- signals
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003086 colorant Substances 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 18
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 101100209899 Arabidopsis thaliana VIL3 gene Proteins 0.000 description 2
- 101150003646 VEL2 gene Proteins 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、固体撮像素子とそれを用いた撮像装置に関
し、例えば、画素数の少ないノンインタレース型のカラ
ー撮像素子及び装置に利用して有効な技術に関するもの
である。
し、例えば、画素数の少ないノンインタレース型のカラ
ー撮像素子及び装置に利用して有効な技術に関するもの
である。
カラー固体撮像素子として、1線出力で周波数分離力1
式によりカラー信号を形成するものがある。
式によりカラー信号を形成するものがある。
このようなカラー固体撮像素子の例としては、例えば、
特開昭59−63892号公報がある。
特開昭59−63892号公報がある。
MOS型の固体撮像素子では、信号出力端子容量がCC
D型等のような他の固体撮像素子に比べて大きいことよ
り、周波数の増加とともに大きなランダム雑音なる三角
性雑音特性を持つ。そのため、上記のような周波数分離
方式では、ランダム雑音量の多い高周波帯での復調とな
り、S/Nが悪くなるという問題がある。
D型等のような他の固体撮像素子に比べて大きいことよ
り、周波数の増加とともに大きなランダム雑音なる三角
性雑音特性を持つ。そのため、上記のような周波数分離
方式では、ランダム雑音量の多い高周波帯での復調とな
り、S/Nが悪くなるという問題がある。
この発明の目的は、簡単な構成によりS/Nの改善を図
った固体撮像素子とそれを用いた撮像装置を提供するこ
とにある。
った固体撮像素子とそれを用いた撮像装置を提供するこ
とにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、2×2構成の4色からなる色分解フィルタを
配置し、その奇数列と偶数列に対応して2つの出力線を
設けるとともに、その読み出しをノンインタレース方式
により行う。また、カメラ回路側では、上記固体撮像素
子における2つの出力線から出力される画素信号と、こ
れらの画素信号をそれぞれ1H遅延された遅延信号とに
より上記各色分解フィルタに対応したそれぞれのカラー
画素信号を得る。
配置し、その奇数列と偶数列に対応して2つの出力線を
設けるとともに、その読み出しをノンインタレース方式
により行う。また、カメラ回路側では、上記固体撮像素
子における2つの出力線から出力される画素信号と、こ
れらの画素信号をそれぞれ1H遅延された遅延信号とに
より上記各色分解フィルタに対応したそれぞれのカラー
画素信号を得る。
上記した手段よれば、2つの出力線を奇数列と偶数列に
対応させることより、ノンインタレース走査に従い、空
間的と時間的にそれぞれ分離されたカラー信号を出力さ
せることができる。そして、カメラ回路側において、上
記時間的に分離されたカラー信号の時間合わせを行うこ
とによって、実質的に分離されたカラー画素信号を得る
ことができる。
対応させることより、ノンインタレース走査に従い、空
間的と時間的にそれぞれ分離されたカラー信号を出力さ
せることができる。そして、カメラ回路側において、上
記時間的に分離されたカラー信号の時間合わせを行うこ
とによって、実質的に分離されたカラー画素信号を得る
ことができる。
第1図には、この発明が適用されたカラー用の画素増幅
型固体撮像素子の一実施例の要部回路図が示されている
。同図では、代表、として例示的に示された2行、2列
分の画素アレイとその選択回路及び信号読み出し回路が
示されている。上記固体撮像素子を構成する各回路素子
は、公知の半導体集積回路の製造技術によって、特に制
限されないが、単結晶シリンコンのような1個の半導体
基板上において形成される。
型固体撮像素子の一実施例の要部回路図が示されている
。同図では、代表、として例示的に示された2行、2列
分の画素アレイとその選択回路及び信号読み出し回路が
示されている。上記固体撮像素子を構成する各回路素子
は、公知の半導体集積回路の製造技術によって、特に制
限されないが、単結晶シリンコンのような1個の半導体
基板上において形成される。
上記固体撮像素子は、次の各回路より構成される。1つ
の画素セルは、アノード側電極が回路の接地電位に結合
された光ダイオード(以下、フォトダイオードと称する
)Dlと、そのフォトダイオードDIのカソード側電極
にゲートが結合された増幅MO3FETQ2と、上記フ
ォトダイオードD1のカソード側電極にプリチャージ(
リセット)電圧を供給するスイッチMO3FETQI及
び上記増幅MO3FETQ2のソース側に設けられた選
択用のスイッチMO3FETQ3とから構成される。
の画素セルは、アノード側電極が回路の接地電位に結合
された光ダイオード(以下、フォトダイオードと称する
)Dlと、そのフォトダイオードDIのカソード側電極
にゲートが結合された増幅MO3FETQ2と、上記フ
ォトダイオードD1のカソード側電極にプリチャージ(
リセット)電圧を供給するスイッチMO3FETQI及
び上記増幅MO3FETQ2のソース側に設けられた選
択用のスイッチMO3FETQ3とから構成される。
増幅MO3FETQ2のドレインとスイッチMO3FE
TQIのドレインは、横方向に延長して配置される電源
ラインVPDに結合される。同じ行に配置された他の画
素セルの同様な増幅MO3FETQ5とプリチャージ用
のスイッチMO3FETQ4のドレインも上記電源ライ
ンVPDにに結合される。プリチャージ用のスイッチM
O3FETQIのゲートは、横方向に延長して配置され
る第1の行選択線(垂直走査線)HC;11に結合され
る。同様に同じ行に配置された他の画素セルのプリチャ
ージ用のスイッチMO3FETQ4も上記第1の行選択
1HGIIに結合される。
TQIのドレインは、横方向に延長して配置される電源
ラインVPDに結合される。同じ行に配置された他の画
素セルの同様な増幅MO3FETQ5とプリチャージ用
のスイッチMO3FETQ4のドレインも上記電源ライ
ンVPDにに結合される。プリチャージ用のスイッチM
O3FETQIのゲートは、横方向に延長して配置され
る第1の行選択線(垂直走査線)HC;11に結合され
る。同様に同じ行に配置された他の画素セルのプリチャ
ージ用のスイッチMO3FETQ4も上記第1の行選択
1HGIIに結合される。
上記読み出し用のスイッチMOSFETQ3のソースは
、縦方向に延長して配置される列信号線(垂直信号線)
Vlに結合される。同じ列に配置される他の画素セルの
同様なスイッチMO5FETのソースも上記列信号線v
1に結合される。このことは、例示的に示されている他
の列の画素セルにおいても、上記読み出し用のスイッチ
MO3FETQ6等のソースは、それぞれ同様な列信号
線v2に結合される。
、縦方向に延長して配置される列信号線(垂直信号線)
Vlに結合される。同じ列に配置される他の画素セルの
同様なスイッチMO5FETのソースも上記列信号線v
1に結合される。このことは、例示的に示されている他
の列の画素セルにおいても、上記読み出し用のスイッチ
MO3FETQ6等のソースは、それぞれ同様な列信号
線v2に結合される。
上記各列信号線Vl、V2と回路の接地点との間には、
リセット用のスイッチMO3FETQI3、Ql4がそ
れぞれ設けられる。これらのリセット用のスイッチMO
3FETQI 3.Ql 4のゲートは、共通接続され
て端子CRIに結合される。この端子CRIには、読み
出し用のキャパシタCVI、CV2をリセットさせるリ
セットタイミングパルスが供給される。
リセット用のスイッチMO3FETQI3、Ql4がそ
れぞれ設けられる。これらのリセット用のスイッチMO
3FETQI 3.Ql 4のゲートは、共通接続され
て端子CRIに結合される。この端子CRIには、読み
出し用のキャパシタCVI、CV2をリセットさせるリ
セットタイミングパルスが供給される。
この実施例の画素セルには、カラー撮影を行うために、
第1行目の第1列目の画素セルにはイエローYeのカラ
ーフィルタが形成され、第1行目の第2列目の画素セル
にはシアンCyのカラーフィフィルタが形成され、第2
行目の第1列目の画素セルにはグリーンGのカラーフィ
ルタが形成され、第2行目の第2列目の画素セルにはホ
ワイト(透明)Wのフィルタが形成される。上記4色か
らなる2×2構成を基本パターンとして同様なパターン
の繰り返してにより、各カラーフィルタが形成される。
第1行目の第1列目の画素セルにはイエローYeのカラ
ーフィルタが形成され、第1行目の第2列目の画素セル
にはシアンCyのカラーフィフィルタが形成され、第2
行目の第1列目の画素セルにはグリーンGのカラーフィ
ルタが形成され、第2行目の第2列目の画素セルにはホ
ワイト(透明)Wのフィルタが形成される。上記4色か
らなる2×2構成を基本パターンとして同様なパターン
の繰り返してにより、各カラーフィルタが形成される。
この実施例では、上記のようなカラーフィルタに対応し
た各カラー画素信号の分離を容易にするために、上記代
表として例示的に示されている列出力線■1のような奇
数列と、列出力線v2のような偶数列に対応して、2つ
の出力線とそれに対応した出力端子Sl、32が設けら
れる。
た各カラー画素信号の分離を容易にするために、上記代
表として例示的に示されている列出力線■1のような奇
数列と、列出力線v2のような偶数列に対応して、2つ
の出力線とそれに対応した出力端子Sl、32が設けら
れる。
すなわち、奇数列の代表であるキャパシタCv1の出力
側電極は、水平シフトレジスタにより形成される選択信
号H3Iを受けるスイッチMO3FETQ17を介して
出力端子S1に対応した出力線に結合される。これに対
して、偶数列代表であるキャパシタCV2の出力側電極
は、水平シフトレジスタにより形成される選択信号H3
2,を受けるスイッチMO3FETQI 8を介して出
力端子S2に対応した出力線に結合される。
側電極は、水平シフトレジスタにより形成される選択信
号H3Iを受けるスイッチMO3FETQ17を介して
出力端子S1に対応した出力線に結合される。これに対
して、偶数列代表であるキャパシタCV2の出力側電極
は、水平シフトレジスタにより形成される選択信号H3
2,を受けるスイッチMO3FETQI 8を介して出
力端子S2に対応した出力線に結合される。
上記キャパシタCV1.CV2の出力側電極と回路の接
地電位点との間には、端子CR2から供給されるリセッ
トパルスを受けるスイッチMO3FETQ15とQl6
が設けられる。
地電位点との間には、端子CR2から供給されるリセッ
トパルスを受けるスイッチMO3FETQ15とQl6
が設けられる。
上記画素アレイにおいて、上記代表として例示的に示さ
れている行選択線HGI 1.HO21は、スイッチM
O3FETQI 1.Ql 2を介して縦方向に延長さ
れるタイミング信号線に結合される。
れている行選択線HGI 1.HO21は、スイッチM
O3FETQI 1.Ql 2を介して縦方向に延長さ
れるタイミング信号線に結合される。
このタイミング信号線は端子R3に結合される。
この端子R3には、上記のような奇数行及び偶数行の画
素セルをリセットさせるリセットタイミングパルスが供
給される。
素セルをリセットさせるリセットタイミングパルスが供
給される。
また、上記行選択線HGII、HG21には、感度制御
(E/E)垂直シフトレジスタにより形成される選択信
号VELI、VEL2を受けるスイッチMO3FETQ
9.QIOを通して駆動されるスイッチMO3FETQ
7.Q8により、回路の接地電位のようなロウレベルに
リセットさせられる。すなわち、垂直シフトレジスタに
より上記行選択を行った後に行選択を継続させ、その後
に感度制御用垂直シフトレジスタにより行選択を解除す
ることより、フォトダイオードの蓄積時間の制御を行う
ようにするものである。
(E/E)垂直シフトレジスタにより形成される選択信
号VELI、VEL2を受けるスイッチMO3FETQ
9.QIOを通して駆動されるスイッチMO3FETQ
7.Q8により、回路の接地電位のようなロウレベルに
リセットさせられる。すなわち、垂直シフトレジスタに
より上記行選択を行った後に行選択を継続させ、その後
に感度制御用垂直シフトレジスタにより行選択を解除す
ることより、フォトダイオードの蓄積時間の制御を行う
ようにするものである。
なお、第1図の実施例において、上記第2行目に配置さ
れる画素セルを構成する各素子には、図面が複雑になっ
てしまうのを防止するため、回路記号を付加するのを省
略するものである。
れる画素セルを構成する各素子には、図面が複雑になっ
てしまうのを防止するため、回路記号を付加するのを省
略するものである。
上記のような固体撮像素子の読み出し動作の一例を第2
図に示したタイミング図を参照して説明する。
図に示したタイミング図を参照して説明する。
水平ブランキング期間において、垂直シフトレジスタの
シフト動作を行われるタイミングパルス■1と■2が発
生される。これにより、垂直シフトレジスタでは、次に
選択すべき行に対応した選択信号を形成している。この
ような垂直シフトレジスタ動作の後にタイミングパルス
CRIとCR2がハイレベルにされ、スイッチMO3F
ETQ13、Ql4とスイッチMO3FETQI 5と
Ql6がオン状態にされる。それ故、キャパシタCVl
、CV2の両端には回路の接地電位が与えられというリ
セット動作が行われる。
シフト動作を行われるタイミングパルス■1と■2が発
生される。これにより、垂直シフトレジスタでは、次に
選択すべき行に対応した選択信号を形成している。この
ような垂直シフトレジスタ動作の後にタイミングパルス
CRIとCR2がハイレベルにされ、スイッチMO3F
ETQ13、Ql4とスイッチMO3FETQI 5と
Ql6がオン状態にされる。それ故、キャパシタCVl
、CV2の両端には回路の接地電位が与えられというリ
セット動作が行われる。
次に、タイミングパルスCRIがハイレベルからロウレ
ベルにされ、タイミングパルスv3がハイレベルにされ
る。上記タイミングパルスCRIのロウレベルに応じて
、スイッチMO3FETQ13、Ql4がオフ状態にさ
れる。そして、タイミングパルス■3のハイレベルに応
じて、次に選択すべき選択信号がバッファ回路を通して
出力される。例えば、第1行目に対応した行選択線HG
12がハイレベルにされる。これにより、スイッチMO
3FETQ3.Q6等がオン状態になり、第1行目のフ
ォトダイオードDI、D2により形成された光電変換信
号に対応した電圧信号が、増幅MOSFETQ2.Q5
及び上記オン状態にされたスイッチMO3FETQ3.
Q6を介して列信号線Vl、V2に伝えられる。上記列
信号線V1、■2には上記のようにリセットされたキャ
パシタCVI、VC2が結合されているから、上記増幅
信号がキャパシタCVI、CV2に取り込まれるものと
なる。
ベルにされ、タイミングパルスv3がハイレベルにされ
る。上記タイミングパルスCRIのロウレベルに応じて
、スイッチMO3FETQ13、Ql4がオフ状態にさ
れる。そして、タイミングパルス■3のハイレベルに応
じて、次に選択すべき選択信号がバッファ回路を通して
出力される。例えば、第1行目に対応した行選択線HG
12がハイレベルにされる。これにより、スイッチMO
3FETQ3.Q6等がオン状態になり、第1行目のフ
ォトダイオードDI、D2により形成された光電変換信
号に対応した電圧信号が、増幅MOSFETQ2.Q5
及び上記オン状態にされたスイッチMO3FETQ3.
Q6を介して列信号線Vl、V2に伝えられる。上記列
信号線V1、■2には上記のようにリセットされたキャ
パシタCVI、VC2が結合されているから、上記増幅
信号がキャパシタCVI、CV2に取り込まれるものと
なる。
上記キャパシタCV1.CV2に取り込まれた光電変換
電圧は、フォトダイオードD1.D2に対して行われた
プリチャージ動作によるプリチャージ電圧がフォトダイ
オードDI、D2で発生した光電流により放電された残
り電圧に対応したものである。このとき、上記プリチャ
ージ電圧にはMO3FETQI、Q4等のコンダクタン
ス特性のバラツキに対応したバラツキが発生するととも
に、上記残り電圧を読み出させる増幅MOSFETQ2
.Q5等のゲート、ソース間のしきい値電圧及びスイッ
チMO3FETQ3.Q6等のコンダクタンス特性にバ
ラツキが発生する。それ故、上記キャパシタcv1.c
v2に取り込まれた電圧には、上記のような各素子のプ
ロセスバラツキの影響を受けたものとなる。
電圧は、フォトダイオードD1.D2に対して行われた
プリチャージ動作によるプリチャージ電圧がフォトダイ
オードDI、D2で発生した光電流により放電された残
り電圧に対応したものである。このとき、上記プリチャ
ージ電圧にはMO3FETQI、Q4等のコンダクタン
ス特性のバラツキに対応したバラツキが発生するととも
に、上記残り電圧を読み出させる増幅MOSFETQ2
.Q5等のゲート、ソース間のしきい値電圧及びスイッ
チMO3FETQ3.Q6等のコンダクタンス特性にバ
ラツキが発生する。それ故、上記キャパシタcv1.c
v2に取り込まれた電圧には、上記のような各素子のプ
ロセスバラツキの影響を受けたものとなる。
この実施例では、上記キャパシタCV1.CV2に取り
込まれた電圧をそのまま出力させるのではなく、端子C
R2に供給されるタイミング信号をロウレベルにしてス
イッチMO3FETQI 5゜Q16をオフ状態にする
。これにより、キャパシタCVI、CV2の出力側はフ
ローティング状態にされる。この後に、端子R3にハイ
レベルのタイミングパルスを供給する。これによって、
前記のように垂直選択信号VLIがハイレベルであるこ
とからスイッチMOSFETQI 1を通して行選択線
HGIIがハイレベルにされる。これにより、プリチャ
ージ用のスイッチMOSFETQI。
込まれた電圧をそのまま出力させるのではなく、端子C
R2に供給されるタイミング信号をロウレベルにしてス
イッチMO3FETQI 5゜Q16をオフ状態にする
。これにより、キャパシタCVI、CV2の出力側はフ
ローティング状態にされる。この後に、端子R3にハイ
レベルのタイミングパルスを供給する。これによって、
前記のように垂直選択信号VLIがハイレベルであるこ
とからスイッチMOSFETQI 1を通して行選択線
HGIIがハイレベルにされる。これにより、プリチャ
ージ用のスイッチMOSFETQI。
Q4がオン状態になり、フォトダイオードD1゜D2に
はプリチャージ電圧VPDが供給される。
はプリチャージ電圧VPDが供給される。
したがって、キャパシタCVI、CV2の列信号線側V
l、V2にはプリチャージ電圧に従った電圧となり、こ
れに応じてキャパシタCVI、Cv2の出力側もレベル
シフトされる。言い換えるならば、キャパシタCVI、
CV2の出力側電極にはフォトダイオードDI、D2に
より形成された光電変換電圧のみが現れるものとなる。
l、V2にはプリチャージ電圧に従った電圧となり、こ
れに応じてキャパシタCVI、Cv2の出力側もレベル
シフトされる。言い換えるならば、キャパシタCVI、
CV2の出力側電極にはフォトダイオードDI、D2に
より形成された光電変換電圧のみが現れるものとなる。
なぜなら、上記の行選択線HGIIの選択動作によって
、フォトダイオードD1.D2にはプリチャージ電圧が
供給されるため、プリチャージMOS F ETQlの
プロセスバラツキ分が相殺されて零にできる。また、回
路の接地電位ではなく上記のようなプリチャージ電圧を
基準電圧として出力信号を形成するため、増幅MO3F
ETQ2やスイッチMO3FETQ3のプロセスバラツ
キが相殺される。
、フォトダイオードD1.D2にはプリチャージ電圧が
供給されるため、プリチャージMOS F ETQlの
プロセスバラツキ分が相殺されて零にできる。また、回
路の接地電位ではなく上記のようなプリチャージ電圧を
基準電圧として出力信号を形成するため、増幅MO3F
ETQ2やスイッチMO3FETQ3のプロセスバラツ
キが相殺される。
このような光電変換電圧は、水平シフトレジスタにより
形成される選択信号H3I、H32に同期して、奇数列
のものは出力端子S1から偶数列のものは出力端子S2
から交互に出力されるものとなる。これにより、第1行
の読み出しでは、端子S1からイエローが、端子S2か
らはシアンが出力される。第2行の読み出しでは、端子
S1からグリーンが、端子S2からはホワイトが出力さ
れる。このように、2つの出力端子を設けることにより
、空間的と時間的に分離された4つのカラー信号を得る
ことができる。
形成される選択信号H3I、H32に同期して、奇数列
のものは出力端子S1から偶数列のものは出力端子S2
から交互に出力されるものとなる。これにより、第1行
の読み出しでは、端子S1からイエローが、端子S2か
らはシアンが出力される。第2行の読み出しでは、端子
S1からグリーンが、端子S2からはホワイトが出力さ
れる。このように、2つの出力端子を設けることにより
、空間的と時間的に分離された4つのカラー信号を得る
ことができる。
第3図には、第1図の固体撮像素子とそれを用いた撮像
装置におけるカメラ回路の一実施例のブロック図が示さ
れている。
装置におけるカメラ回路の一実施例のブロック図が示さ
れている。
上記カメラ回路側は、色分離回路が示されている。また
、撮像素子側は、カラーフィルタの配置例と出力端子S
1及びS2が示されている。
、撮像素子側は、カラーフィルタの配置例と出力端子S
1及びS2が示されている。
上記のような固体撮像素子の出力端子si、s2から上
記のように奇数列と偶数列の画素信号が交互に出力され
る。出力端子S1に対応した出力信号は、プリアンプを
通して一方においてはそのまま出力端子S1に伝えられ
、他方においては1H遅延線を通して出力端子81″に
伝えられる。
記のように奇数列と偶数列の画素信号が交互に出力され
る。出力端子S1に対応した出力信号は、プリアンプを
通して一方においてはそのまま出力端子S1に伝えられ
、他方においては1H遅延線を通して出力端子81″に
伝えられる。
同様に、出力端子S2に対応した出力信号は、プリアン
プを通して一方においてはそのまま出力端子S2に伝え
られ、他方においては1H遅延線を通して出力端子S2
’ に伝えられる。
プを通して一方においてはそのまま出力端子S2に伝え
られ、他方においては1H遅延線を通して出力端子S2
’ に伝えられる。
上記カメラ回路による色分離動作は、第4図のタイミン
グ図を参照して説明する。
グ図を参照して説明する。
上記のように2×2からなる4色のカラーフィルタを用
い、奇数列と偶数列とを交互に読み出すものであるため
、ある奇数行の水平走査期間では、上記のように端子S
1からはイエローYeが、端子S2からはシアンcyが
出力される。そして、次の偶数行の水平期間では端子S
1からはグリーンGが、端子S2からはホワイトWが出
力される。
い、奇数列と偶数列とを交互に読み出すものであるため
、ある奇数行の水平走査期間では、上記のように端子S
1からはイエローYeが、端子S2からはシアンcyが
出力される。そして、次の偶数行の水平期間では端子S
1からはグリーンGが、端子S2からはホワイトWが出
力される。
上記奇数行の読み出しにおいて、端子Sl、S2に対応
した端子S1“とS2“には、1つ前の水平走査期間で
ある偶数行の信号が1H遅延線により遅延されて出力さ
れる。また、上記偶数行の読み出しにおいて、端子Sl
、S2に対応した端子31” と32’ には、1つ前
の水平走査期間である上記奇数行の信号が1H遅延線に
より遅延されて出力される。
した端子S1“とS2“には、1つ前の水平走査期間で
ある偶数行の信号が1H遅延線により遅延されて出力さ
れる。また、上記偶数行の読み出しにおいて、端子Sl
、S2に対応した端子31” と32’ には、1つ前
の水平走査期間である上記奇数行の信号が1H遅延線に
より遅延されて出力される。
それ故、第4図に示したタイミング図のように、カメラ
回路側により上記のような1H遅延線を設けるという簡
単な構成により、端子S1とS1゛にはイエローYeと
グリーンGが、端子S2とS2°からはシアンcyとホ
ワイトWが順次読み出されるものとなる。
回路側により上記のような1H遅延線を設けるという簡
単な構成により、端子S1とS1゛にはイエローYeと
グリーンGが、端子S2とS2°からはシアンcyとホ
ワイトWが順次読み出されるものとなる。
そして、輝度信号Y、赤信号R1青信号Bは、次式(1
1ないしく3)によりそれぞれ求められる。以下の式に
おいて、SL、S2は、端子Sl、S2に対応した信号
であり、Sl’ とS2°は、端子S1°とS2″に対
応した信号である。
1ないしく3)によりそれぞれ求められる。以下の式に
おいて、SL、S2は、端子Sl、S2に対応した信号
であり、Sl’ とS2°は、端子S1°とS2″に対
応した信号である。
Y=S 1 +S 2 ・・・・・・・・
(1)R=lS1−3l° l+1s2−32’ l
(21B= (S2−31°)+ (S2’ −
3l) (3)このような演算は、単になる加減算
であるため、ベースバンド処理が可能となる。すなわち
、第5図のような三角雑音特性において、周波数が低い
ベースバンド処理により、上記色分離及び演算が可能で
あるため、最もランダム雑音の小さい領域を利用して、
上記のような信号処理が可能となるから、S/Nの大幅
な改善が可能になる。
(1)R=lS1−3l° l+1s2−32’ l
(21B= (S2−31°)+ (S2’ −
3l) (3)このような演算は、単になる加減算
であるため、ベースバンド処理が可能となる。すなわち
、第5図のような三角雑音特性において、周波数が低い
ベースバンド処理により、上記色分離及び演算が可能で
あるため、最もランダム雑音の小さい領域を利用して、
上記のような信号処理が可能となるから、S/Nの大幅
な改善が可能になる。
また、上記のように遅延線やアナログ加算や減算回路に
より上記輝度信号やカラー信号が形成できるから、カメ
ラ回路側の簡素化が可能になるものである。
より上記輝度信号やカラー信号が形成できるから、カメ
ラ回路側の簡素化が可能になるものである。
なお、フォトダイオードの蓄積時間の開始は、E/E
(感度制御用)垂直シフトレジスタからのパルスVEL
Iによって決められる。つまり、E/E垂直レジスタの
動作により、水平ゲート線HGllに対応したパルスV
ELIがハイレベルにされると、MO3FE’rQ9が
オン状態になり、タイミングパルスVDIがMO3FE
TQ7のゲートに供給される。MO3FETQ7のソー
ス電位を回路の接地電位のようなロウレベルに固定して
置くことにより、水平ゲート&?1HG11のハイレベ
ルに保持されていた電位が接地電位のようなロウレベル
に落とされる。この水平ゲート線HG11のロウレベル
への変化に応じて、リセットMO3FETQI、Q4が
オフ状態となり、フォトダイオードDI、D2が信号蓄
積動作を開始することになる。
(感度制御用)垂直シフトレジスタからのパルスVEL
Iによって決められる。つまり、E/E垂直レジスタの
動作により、水平ゲート線HGllに対応したパルスV
ELIがハイレベルにされると、MO3FE’rQ9が
オン状態になり、タイミングパルスVDIがMO3FE
TQ7のゲートに供給される。MO3FETQ7のソー
ス電位を回路の接地電位のようなロウレベルに固定して
置くことにより、水平ゲート&?1HG11のハイレベ
ルに保持されていた電位が接地電位のようなロウレベル
に落とされる。この水平ゲート線HG11のロウレベル
への変化に応じて、リセットMO3FETQI、Q4が
オフ状態となり、フォトダイオードDI、D2が信号蓄
積動作を開始することになる。
上記E/E垂直シフトレジスタからの出力バルスVEL
I、VEL2等のタイミングを制御することにより、任
意の信号蓄へ積時間を設定することが可能になる。すな
わち、上記垂直シフトレジスタによる読み出し走査動作
に先行して、上記E/E垂直シフトレジスタの走査動作
を行わせる。すなわち、上記E/E垂直シフトレジスタ
が垂直シフトレジスタに対してN行分先行して走査動作
(シフト動作)を行うときには、上記N行分のシフト動
作に対応した時間がフォトダイオードの信号蓄積時間に
なるものである。
I、VEL2等のタイミングを制御することにより、任
意の信号蓄へ積時間を設定することが可能になる。すな
わち、上記垂直シフトレジスタによる読み出し走査動作
に先行して、上記E/E垂直シフトレジスタの走査動作
を行わせる。すなわち、上記E/E垂直シフトレジスタ
が垂直シフトレジスタに対してN行分先行して走査動作
(シフト動作)を行うときには、上記N行分のシフト動
作に対応した時間がフォトダイオードの信号蓄積時間に
なるものである。
上記のような感度制御動作、言い換えるならば、実質的
な信号蓄積時間制御動作のための不要電荷の掃き出しに
おいて、フォトダイオードがプリチャージ電位に固定さ
れることにより行われるものである。このため、この実
施例による信号蓄積時間制御動作においては、全フォト
ダイオードの不要電荷をいっせいに掃き出すようにした
場合における過大電流によるノイズの発生を防止するこ
とができる。
な信号蓄積時間制御動作のための不要電荷の掃き出しに
おいて、フォトダイオードがプリチャージ電位に固定さ
れることにより行われるものである。このため、この実
施例による信号蓄積時間制御動作においては、全フォト
ダイオードの不要電荷をいっせいに掃き出すようにした
場合における過大電流によるノイズの発生を防止するこ
とができる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 (1) 2 X 2構成の4色からなる色分解フィルタ
を配置し、その奇数列と偶数列に対応して2つの出力線
を設けるとともに、その読み出しをノンインタレース方
式により行うことより、空間的と時間的にカラーフィル
タの配置に対応して分離された出力信号を形成すること
ができるという効果が得られる。
る。すなわち、 (1) 2 X 2構成の4色からなる色分解フィルタ
を配置し、その奇数列と偶数列に対応して2つの出力線
を設けるとともに、その読み出しをノンインタレース方
式により行うことより、空間的と時間的にカラーフィル
タの配置に対応して分離された出力信号を形成すること
ができるという効果が得られる。
(2)上記のような固体撮像素子を用い、カメラ回路側
では、上記2つの出力線から出力される画素信号と、こ
れらの画素信号をそれぞれ1H遅延された遅延信号とを
形成することにより、空間的に分離された各色分解フィ
ルタに対応したそれぞれのカラー画素信号を得ることが
できるという効果かえられる。
では、上記2つの出力線から出力される画素信号と、こ
れらの画素信号をそれぞれ1H遅延された遅延信号とを
形成することにより、空間的に分離された各色分解フィ
ルタに対応したそれぞれのカラー画素信号を得ることが
できるという効果かえられる。
(3)カラーカメラ用の輝度信号や色信号は、上記カラ
ー画素信号を単純に加算又は減算してうるちのであるた
め、ベーバンド処理が可能となる。これにより、MO3
型固体撮像素子の持つ三角雑音特性のうち、最もランダ
ム雑音の小さな領域を利用して信号処理が行われるから
、S/Nの大幅な改善が可能になるという効果が得られ
る。
ー画素信号を単純に加算又は減算してうるちのであるた
め、ベーバンド処理が可能となる。これにより、MO3
型固体撮像素子の持つ三角雑音特性のうち、最もランダ
ム雑音の小さな領域を利用して信号処理が行われるから
、S/Nの大幅な改善が可能になるという効果が得られ
る。
(4)固体撮像素子として、フォトダイオードにより光
電変換された電圧を受けるソースフォロワ増幅素子、こ
の増幅素子のソース側に設けらる読み出し用のスイッチ
素子及び上記フォトダイオードをプリチャージさせるプ
リチャージ用スイッチ素子とを含む画素セルからの読み
出しを、第1のタイミングにおいて予めリセットされて
いたキャパシタに伝え、第2のタイミングで上記画素セ
ルに対してプリチャージを行うとともに同じ信号読み出
し経路を通してキャパシタの他方の電極側から出力信号
を得るようにすることによって、高感度化と低雑音化が
可能になるから、上記(1)ないしく3)の効果と相俟
って高品質の映像信号を得ることができるという効果が
得られる。
電変換された電圧を受けるソースフォロワ増幅素子、こ
の増幅素子のソース側に設けらる読み出し用のスイッチ
素子及び上記フォトダイオードをプリチャージさせるプ
リチャージ用スイッチ素子とを含む画素セルからの読み
出しを、第1のタイミングにおいて予めリセットされて
いたキャパシタに伝え、第2のタイミングで上記画素セ
ルに対してプリチャージを行うとともに同じ信号読み出
し経路を通してキャパシタの他方の電極側から出力信号
を得るようにすることによって、高感度化と低雑音化が
可能になるから、上記(1)ないしく3)の効果と相俟
って高品質の映像信号を得ることができるという効果が
得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例。
体的に説明したが、本発明は上記実施例。
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
第1図の実施例回路において、スイッチMO3FETQ
9〜Q12に容量CBI〜CB4を付加したが、これは
各MO3FETのゲート電圧を昇圧するためのプートス
トランプ容量である。そのため、この容量を省略するこ
とものであってもよい。また、MOS F ETはJF
ETやBJTを用いるものであってもよい。このように
、増幅トランジスタやスイッチ素子としては高入力イン
ピーダンスのものであればよい。
で種々変更可能であることはいうまでもない。例えば、
第1図の実施例回路において、スイッチMO3FETQ
9〜Q12に容量CBI〜CB4を付加したが、これは
各MO3FETのゲート電圧を昇圧するためのプートス
トランプ容量である。そのため、この容量を省略するこ
とものであってもよい。また、MOS F ETはJF
ETやBJTを用いるものであってもよい。このように
、増幅トランジスタやスイッチ素子としては高入力イン
ピーダンスのものであればよい。
画素セルとしては、前記実施例のように個々の画素セル
に増幅素子を設けた画素増幅型のものの他、スイッチM
O3FETとフォトダイオードとが直列形態にされてプ
リチャージ経路と読み出し経路とが構成されるMO3型
固体撮像素子であってもよい。この発明に係る固体撮像
素子は、上記のようにノンインタレース走査を行うこと
を条件にしている。それ故、小型監視カメラやドアビジ
ョンカメラ等の比較的画素数が少ないカラー固体撮像素
子に適している。
に増幅素子を設けた画素増幅型のものの他、スイッチM
O3FETとフォトダイオードとが直列形態にされてプ
リチャージ経路と読み出し経路とが構成されるMO3型
固体撮像素子であってもよい。この発明に係る固体撮像
素子は、上記のようにノンインタレース走査を行うこと
を条件にしている。それ故、小型監視カメラやドアビジ
ョンカメラ等の比較的画素数が少ないカラー固体撮像素
子に適している。
この発明は、上記のような小型監視カメラやドアビジョ
ンカメラの他、固体撮像素子及びそれを用いた撮像装置
として広く利用できる。
ンカメラの他、固体撮像素子及びそれを用いた撮像装置
として広く利用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、2×2構成の4色からなる色分解フィルタ
を配置し、その奇数列と偶数列に対応して2つの出力線
を設けるとともに、その読み出しをノンインタレース方
式により行うことより、空間的と時間的にカラーフィル
タの配置に対応して分離された出力信号を形成すること
ができる。また、上記2つの出力線から出力される画素
信号と、これらの画素信号をそれぞれ1H遅延された遅
延信号とを形成することにより、空間的に分離された各
色分解フィルタに対応したそれぞれのカラー画素信号を
得ることができる。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、2×2構成の4色からなる色分解フィルタ
を配置し、その奇数列と偶数列に対応して2つの出力線
を設けるとともに、その読み出しをノンインタレース方
式により行うことより、空間的と時間的にカラーフィル
タの配置に対応して分離された出力信号を形成すること
ができる。また、上記2つの出力線から出力される画素
信号と、これらの画素信号をそれぞれ1H遅延された遅
延信号とを形成することにより、空間的に分離された各
色分解フィルタに対応したそれぞれのカラー画素信号を
得ることができる。
第1図は、この発明が適用された固体撮像素子の一実施
例を示す要部回路図、 第2図は、その読み出し動作の一例を説明するためのタ
イミング図、 第3図は、上記固体撮像素子を用いたカメラ回路(色分
離回路)の一実施例を示すブロック図、第4図は、 その動作の一例を説明するためのタ イミング図、 第5図は、 この発明を説明するための三角雑音 特性図である。 第 図
例を示す要部回路図、 第2図は、その読み出し動作の一例を説明するためのタ
イミング図、 第3図は、上記固体撮像素子を用いたカメラ回路(色分
離回路)の一実施例を示すブロック図、第4図は、 その動作の一例を説明するためのタ イミング図、 第5図は、 この発明を説明するための三角雑音 特性図である。 第 図
Claims (1)
- 【特許請求の範囲】 1、2×2構成の4色からなる色分解フィルタを単位と
した繰り返しパターンにより色フィルタが設けられ、そ
の奇数列と偶数列に対応して出力線を設けるとともに、
その読み出しをノンインタレース方式により行うことを
特徴とする固体撮像素子。 2、上記2×2構成の4色からなる色分解フィルタは、
イエロー、シアン、グリーン及びホワイトの組み合わせ
からなるものであることを特徴とする特許請求の範囲第
1項記載の固体撮像素子。 3、2×2構成の4色からなる色分解フィルタを単位と
した繰り返しパターンにより色フィルタが設けられ、そ
の奇数列と偶数列に対応して出力線を設けるとともに、
その読み出しをノンインタレース方式により行う固体撮
像素子を用い、上記2つの出力線から出力される画素信
号と、これらの画素信号をそれぞれ1H遅延線により遅
延された遅延信号とにより上記各色分解フィルタに対応
した画素信号を得ることを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1295075A JPH03157075A (ja) | 1989-11-15 | 1989-11-15 | 固体撮像素子とそれを用いた撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1295075A JPH03157075A (ja) | 1989-11-15 | 1989-11-15 | 固体撮像素子とそれを用いた撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03157075A true JPH03157075A (ja) | 1991-07-05 |
Family
ID=17815994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1295075A Pending JPH03157075A (ja) | 1989-11-15 | 1989-11-15 | 固体撮像素子とそれを用いた撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03157075A (ja) |
-
1989
- 1989-11-15 JP JP1295075A patent/JPH03157075A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7154075B2 (en) | Method and apparatus for pixel signal binning and interpolation in column circuits of a sensor circuit | |
US8482643B2 (en) | Solid-state imaging device including a plurality of pixels and a plurality of signal lines | |
JP4416753B2 (ja) | 固体撮像装置 | |
EP1271930B1 (en) | Image sensing apparatus capable of outputting image with converted resolution, its control method, and image sensing system | |
EP0926886B1 (en) | Solid state image pickup device and signal reading method thereof | |
US6956605B1 (en) | Image pickup apparatus | |
US7242427B2 (en) | X-Y address type solid-state image pickup device with an image averaging circuit disposed in the noise cancel circuit | |
JP5546257B2 (ja) | 固体撮像装置 | |
US7456886B2 (en) | Image pickup apparatus | |
JP3862298B2 (ja) | 光電変換装置 | |
US20060113459A1 (en) | Image sensor having resolution adjustment employing an analog column averaging/row averaging for high intensity light or row binning for low intensity light | |
US7692704B2 (en) | Imaging apparatus for processing noise signal and photoelectric conversion signal | |
JPH09238286A (ja) | デジタル光学センサ | |
JPH0824352B2 (ja) | 固体撮像素子 | |
JP2000350106A (ja) | 相関2重サンプリング回路およびそれを用いた増幅型固体撮像装置 | |
JPH0461573A (ja) | 画素増幅型固体撮像素子 | |
JPH0698081A (ja) | 固体撮像素子 | |
JPH03104386A (ja) | 高品質ビデオカメラ | |
JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
JPH03157075A (ja) | 固体撮像素子とそれを用いた撮像装置 | |
JPH0575929A (ja) | 固体撮像素子 | |
JP2008042289A (ja) | 光電変換装置および光電変換装置を用いた撮像システム | |
JPH03220881A (ja) | 固体撮像素子 | |
JP3862732B2 (ja) | 光電変換装置 | |
JP2808648B2 (ja) | 撮像装置 |