JPH03154539A - スーパバイザ通信方式 - Google Patents
スーパバイザ通信方式Info
- Publication number
- JPH03154539A JPH03154539A JP29454789A JP29454789A JPH03154539A JP H03154539 A JPH03154539 A JP H03154539A JP 29454789 A JP29454789 A JP 29454789A JP 29454789 A JP29454789 A JP 29454789A JP H03154539 A JPH03154539 A JP H03154539A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- bit length
- switching signal
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 42
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
システム内の複数のプリント板ユニット上のスレーブ回
路とスーパバイザプリント板ユニット上のマスタ回路と
の間のスーパバイザ通信方式に関し、 スレーブ回路より、データ送信のタイミングがずれたと
きでもフレームエラーを発生することのないスーパバイ
ザ通信方式を提供することを目的とし、 マスタ回路にスーパバイザ通信のデータビット長を設定
するデータビット長設定手段と、複数のスレーブ回路か
らの受信データのビット長を監視し、送受切替信号を発
生する送受切替信号発生手段を設け、マスタ回路からの
、データ送信時には、送受切替信号発生手段の出力レベ
ルを「ハイ」に設定し、データ送信終了後は送受切替信
号発生手段の出力レベルを「ロウ」レベルに設定し、受
信待機状態とし、複数のスレーブ回路の１つからのデー
タ受信を開始した時に、データのビット長をカウントし
、ビット長がデータビット長設定手段で設定したビット
長に達した時に、受信完了として前記送受切替信号発生
手段の出力を「ハイｊに設定するように構成する。
路とスーパバイザプリント板ユニット上のマスタ回路と
の間のスーパバイザ通信方式に関し、 スレーブ回路より、データ送信のタイミングがずれたと
きでもフレームエラーを発生することのないスーパバイ
ザ通信方式を提供することを目的とし、 マスタ回路にスーパバイザ通信のデータビット長を設定
するデータビット長設定手段と、複数のスレーブ回路か
らの受信データのビット長を監視し、送受切替信号を発
生する送受切替信号発生手段を設け、マスタ回路からの
、データ送信時には、送受切替信号発生手段の出力レベ
ルを「ハイ」に設定し、データ送信終了後は送受切替信
号発生手段の出力レベルを「ロウ」レベルに設定し、受
信待機状態とし、複数のスレーブ回路の１つからのデー
タ受信を開始した時に、データのビット長をカウントし
、ビット長がデータビット長設定手段で設定したビット
長に達した時に、受信完了として前記送受切替信号発生
手段の出力を「ハイｊに設定するように構成する。
［産業上の利用分野］
本発明は、システム内の複数のプリント板ユニット上の
スレーブ回路と、スーパバイザプリント板ユニット上の
マスタ回路との間のスーパバイザ通信方式に関する。
スレーブ回路と、スーパバイザプリント板ユニット上の
マスタ回路との間のスーパバイザ通信方式に関する。
システム内での複数のプリント板ユニットに対する制御
命令の送出、監視情報の収集、アラーム情報の収集は、
スーパバイザプリント板ユニ・シト上のマスタ回路が周
期的に複数のプリント板ユニットのスレーブ回路をアク
セスすることにより行っている。
命令の送出、監視情報の収集、アラーム情報の収集は、
スーパバイザプリント板ユニ・シト上のマスタ回路が周
期的に複数のプリント板ユニットのスレーブ回路をアク
セスすることにより行っている。
かかるスーパバイザ通信においては、システム管理上で
きるだけ通信エラーの発生することのない、通信方式が
要求されている。
きるだけ通信エラーの発生することのない、通信方式が
要求されている。
第３−Ａ図は従来例を説明するブロック図、第３−Ｂ図
は従来例の動作を説明する図である。
は従来例の動作を説明する図である。
第３−Ａ図の従来例は複数のスレーブ回路５１Ａ〜５Ｎ
Ａ。
Ａ。
複数のスレーブ回路５１Ａ〜５ＮＡを順次選択するセレ
クタ１１と、セレクタ１１で選択されたスレーブ回路と
通信を行う送受信回路１２と、セレクタ１１、送受信回
路１２の制御を行う制御回路２０とを有するマスタ回路
ｌＢ、 システムクロックを発生するクロック発生回路６０と、 クロック発生回路６０で発止したクロックを分周して、
送受信切替え信号を発生する送受切替信号発生回路７０
より構成した例である。
クタ１１と、セレクタ１１で選択されたスレーブ回路と
通信を行う送受信回路１２と、セレクタ１１、送受信回
路１２の制御を行う制御回路２０とを有するマスタ回路
ｌＢ、 システムクロックを発生するクロック発生回路６０と、 クロック発生回路６０で発止したクロックを分周して、
送受信切替え信号を発生する送受切替信号発生回路７０
より構成した例である。
上述の従来例において、マスタ回路ＩＢと複数のスレー
ブ回路５１Ａ〜５ＮＡとはシリアル線により接続され通
信を行う。
ブ回路５１Ａ〜５ＮＡとはシリアル線により接続され通
信を行う。
即ち、送受信を制御する制御回路２０からの指示により
、セレクタ１１は、複数のスレーブ回路５１Ａ〜５ＮＡ
の中の１つを選択し、送受信回路１２と接続し通信を行
う。
、セレクタ１１は、複数のスレーブ回路５１Ａ〜５ＮＡ
の中の１つを選択し、送受信回路１２と接続し通信を行
う。
このとき、スレーブ回路５１Ａ〜５ＮＡが送出したデー
タと、マスタ回路１Ａが送出したデータとが衝突するこ
とを避けるために、送受切替信号発生回路７０より、シ
リアル線上のデータの方向を決定する切替信号をスレー
ブ回路５１Ａ〜５ＮＡとマスタ回路ＩＢに送出する。
タと、マスタ回路１Ａが送出したデータとが衝突するこ
とを避けるために、送受切替信号発生回路７０より、シ
リアル線上のデータの方向を決定する切替信号をスレー
ブ回路５１Ａ〜５ＮＡとマスタ回路ＩＢに送出する。
第３−Ｂ図は、従来例の動作を説明する図であり、切替
信号が「ハイＪのときには、マスタ回路１Ｂからスレー
ブ回路５１Ａ〜５ＮＡへ、切替信号が「ロウ」のときに
は、スレーブ回路５１Ａ〜５ＮＡからマスタ回路ｌＢへ
データが流れる。
信号が「ハイＪのときには、マスタ回路１Ｂからスレー
ブ回路５１Ａ〜５ＮＡへ、切替信号が「ロウ」のときに
は、スレーブ回路５１Ａ〜５ＮＡからマスタ回路ｌＢへ
データが流れる。
図中のＳＤ、ＲＤはマスタ回路ＩＢから見た動作であり
、ＳＤは５ｅｎｄ ＤａｔａＸ、ＲＤはＲｅｃｅｉｖ
ｅ Ｄａｔ、ａを意味している。
、ＳＤは５ｅｎｄ ＤａｔａＸ、ＲＤはＲｅｃｅｉｖ
ｅ Ｄａｔ、ａを意味している。
上述の従来例の場合、マスタ回路ＩＢとスレーブ回路５
１Ａ〜５ＮＡの間で送受するシリアルデータのビット長
は固定であり、そのビット長に応じて、クロック発生回
路６０で発止したシステムクロックを送受切替信号発生
回路７ｏで、分周して切替信号を発生させている。
１Ａ〜５ＮＡの間で送受するシリアルデータのビット長
は固定であり、そのビット長に応じて、クロック発生回
路６０で発止したシステムクロックを送受切替信号発生
回路７ｏで、分周して切替信号を発生させている。
ここで、例えば、第３−Ｂ図の時刻ｔにおいては、スレ
ーブ回路５１Ａ〜５ＮＡがらマスタ回路ＩＢへのデータ
送出が完了するタイミングであるので、送受切替信号は
「ハイ」となり、マスタ回路ＩＢよりデータが送出され
る。
ーブ回路５１Ａ〜５ＮＡがらマスタ回路ＩＢへのデータ
送出が完了するタイミングであるので、送受切替信号は
「ハイ」となり、マスタ回路ＩＢよりデータが送出され
る。
しかし、スレーブ回路５１Ａ〜５ＮＡが、何らかの理由
により、データを送出するのが遅れ時刻ｔ１までデータ
を送出すると５、そのデータの送出中に、切替信号が反
転してマスタ回ＢＩ Ｂがデータ送出を開始し、シリア
ル線上で、マスタ回路ＩＢからのデータと、スレーブ回
路５１Ａ〜５ＮＡからのデータが衝突してしまう。
により、データを送出するのが遅れ時刻ｔ１までデータ
を送出すると５、そのデータの送出中に、切替信号が反
転してマスタ回ＢＩ Ｂがデータ送出を開始し、シリア
ル線上で、マスタ回路ＩＢからのデータと、スレーブ回
路５１Ａ〜５ＮＡからのデータが衝突してしまう。
本発明は、スレーブ回路より、データ送信のタイミング
がずれたときでもフレームエラーを発生することのない
スーパバイザ通信方式を提供することを目的とする。
がずれたときでもフレームエラーを発生することのない
スーパバイザ通信方式を提供することを目的とする。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の原理ブロック図中の５１Ａ〜５Ｎ
Ａは、システム内の複数のプリント板ユニット５１〜５
Ｎ上のスレーブ回路であり、１Ａは、送受信部１０と制
御回路２０よりなるスーパバイザプリント板ユニットｌ
上のマスタ回路であり、 ３０は、マスタ回路１Ａに設ける、マスタ回路１Ａとス
レーブ回路５１Ａ〜５ＮＡ間の、スーパバイザ通信のデ
ータビット長を設定するデータビット長設定手段であり
、 ４０は、マスタ回路１Ａに設ける、複数のスレーブ回路
５１Ａ〜５ＮＡがらの受信データのビット長を監視し、
切替信号を発生する送受切替信号発生手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
Ａは、システム内の複数のプリント板ユニット５１〜５
Ｎ上のスレーブ回路であり、１Ａは、送受信部１０と制
御回路２０よりなるスーパバイザプリント板ユニットｌ
上のマスタ回路であり、 ３０は、マスタ回路１Ａに設ける、マスタ回路１Ａとス
レーブ回路５１Ａ〜５ＮＡ間の、スーパバイザ通信のデ
ータビット長を設定するデータビット長設定手段であり
、 ４０は、マスタ回路１Ａに設ける、複数のスレーブ回路
５１Ａ〜５ＮＡがらの受信データのビット長を監視し、
切替信号を発生する送受切替信号発生手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
マスタ回路ｌＡはデータを送出しているときは、送受切
替信号発生手段４０で発生する送受切替信号を「ハイ」
とする。データの送出が終了後は送受切替信号発生手段
４０の出力レベルを「ロウ」レベルに設定し、受信待機
状態とする。
替信号発生手段４０で発生する送受切替信号を「ハイ」
とする。データの送出が終了後は送受切替信号発生手段
４０の出力レベルを「ロウ」レベルに設定し、受信待機
状態とする。
次いで、複数のスレーブ回路５１Ａ〜５ＮＡの１つから
のデータの受信が開始した時に、そのデータのビット長
をカウントし、データビット長設定手段４０で設定した
ビット長に達したときに、受信完了として送受切替信号
発生手段４０の出力を「ハイＪに設定することにより、
シリアル線上でのデータの衝突を防ぐことが可能となる
。
のデータの受信が開始した時に、そのデータのビット長
をカウントし、データビット長設定手段４０で設定した
ビット長に達したときに、受信完了として送受切替信号
発生手段４０の出力を「ハイＪに設定することにより、
シリアル線上でのデータの衝突を防ぐことが可能となる
。
以下本発明の要旨を第２−Ａ図、第２−Ｂ図に示す実施
例により具体的に説明する。
例により具体的に説明する。
第２−Ａ図は本発明の詳細な説明するブロック図、第２
−Ｂ図は本発明の実施例の動作を説明する図をそれぞれ
示す。なお、全図を通じて同一符号は同一対象物を示す
。
−Ｂ図は本発明の実施例の動作を説明する図をそれぞれ
示す。なお、全図を通じて同一符号は同一対象物を示す
。
第２図に示す本発明の実施例は、従来例で説明したのと
同じ、システム内の複数のプリント板ユニット５１〜５
Ｎ上のスレーブ回路５１Ａ〜５ＮＡと、 セレクタ１１と送受信回路１２よりなる送受信部ＩＯと
、セレクタ１１と送受信回路１２を制御する制御回路２
０よりなるマスタ回路１Ａ、マスタ回路１Ａに設けるデ
ータビット長設定手段３０として、手動によりデータビ
ット長を設定するデータビット長設定スイッチ（以下デ
ータビット長設定ＳＷと称する）３１、 マスタ回路１Ａに設ける、スレーブ回Ｉ８５１Ａ〜５Ｎ
Ａよりの受信データのビット長をカウントするカウンタ
４１と、データ送出中は、送受切替信号を「ハイ」レベ
ルとする切替信号発生回路４２よりなる送受切替信号発
生手段４ｏとより構成した例である。
同じ、システム内の複数のプリント板ユニット５１〜５
Ｎ上のスレーブ回路５１Ａ〜５ＮＡと、 セレクタ１１と送受信回路１２よりなる送受信部ＩＯと
、セレクタ１１と送受信回路１２を制御する制御回路２
０よりなるマスタ回路１Ａ、マスタ回路１Ａに設けるデ
ータビット長設定手段３０として、手動によりデータビ
ット長を設定するデータビット長設定スイッチ（以下デ
ータビット長設定ＳＷと称する）３１、 マスタ回路１Ａに設ける、スレーブ回Ｉ８５１Ａ〜５Ｎ
Ａよりの受信データのビット長をカウントするカウンタ
４１と、データ送出中は、送受切替信号を「ハイ」レベ
ルとする切替信号発生回路４２よりなる送受切替信号発
生手段４ｏとより構成した例である。
制御回路２０は、送受信回路１２、セレクタ１１を介し
て、スレーブ回路５１Ａ〜５ＮＡの１つを選択して、デ
ータを送出する。
て、スレーブ回路５１Ａ〜５ＮＡの１つを選択して、デ
ータを送出する。
このとき、切替信号発生回路４２は、切替信号を「ハイ
」レベルとする。データ送出終了後は、切替信号を「ロ
ウ」レベルとして、受信待機状態とする。
」レベルとする。データ送出終了後は、切替信号を「ロ
ウ」レベルとして、受信待機状態とする。
次いで、スレーブ回路５１Ａ〜５ＮＡよりの、データ受
信を開始したときは、カウンタ４１により、受信データ
のビット長をカウントし、受イ３データがデータビット
長設定ＳＷ３１で設定したビット長に達したときに、受
信終了として切替信号発生回路４２の出力を「ハイ」レ
ベルとし、次のスレーブ回路との通信を開始する。
信を開始したときは、カウンタ４１により、受信データ
のビット長をカウントし、受イ３データがデータビット
長設定ＳＷ３１で設定したビット長に達したときに、受
信終了として切替信号発生回路４２の出力を「ハイ」レ
ベルとし、次のスレーブ回路との通信を開始する。
このように、切替信号発生回路４２は、カウンタ４１が
受信データのビット長をカウントし、受信データが設定
されたビット長になるまでは、切替信号を「ハイ」レベ
ルとはしないので、何らかの原因によるスレーブ回路の
データ送信のタイミングのずれが生じたときでも、デー
タの衝突によるフレームエラーは発生しない。
受信データのビット長をカウントし、受信データが設定
されたビット長になるまでは、切替信号を「ハイ」レベ
ルとはしないので、何らかの原因によるスレーブ回路の
データ送信のタイミングのずれが生じたときでも、デー
タの衝突によるフレームエラーは発生しない。
また、システムの変更による、データビ・ノド長の変更
は、データビット長設定ＳＷで設定するので、簡単に行
うことが可能である。
は、データビット長設定ＳＷで設定するので、簡単に行
うことが可能である。
以上のような本発明によれば、受信データのビット長を
、データビット長設定手段により設定しておき、受信デ
ータのビ・ノド長が設定された値に達するまでは、切替
え信号を「ノ１イＪレベルとはしないので、データの衝
突によるフレームエラーが発生することのないスーパバ
イザ通信方式を提供することができる。
、データビット長設定手段により設定しておき、受信デ
ータのビ・ノド長が設定された値に達するまでは、切替
え信号を「ノ１イＪレベルとはしないので、データの衝
突によるフレームエラーが発生することのないスーパバ
イザ通信方式を提供することができる。
第１図は本発明の詳細な説明するブロック図、第２−Ａ
図は本発明の詳細な説明するブロック図、 第２−Ｂ図は本発明の実施例の動作を説明する図、第３
−Ａ図は従来例を説明するプロ・ツク図、第３−Ｂ図は
従来例の動作を説明する図、をそれぞれ示す。 図において、 １Ａ、ＩＢはマスタ回路、 １０は送受信部、 １１はセレクタ、 １２は送受信回路、 ２０は制御回路、 ３０はデータビット長設定手段、 ３１はデータビット長設定ＳＷ、 ４０は送受切替信号発生手段、 ４１はカウンタ、 ４２は切替信号発生回路、 ５１Ａ〜５ＮＡはスレーブ回路、 ６０はクロック発生回路、 ７０は送受信切替信号発生回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第１図 本発明の詳細な説明するブロック図 第２ Ａ図 本発明の実施例の動作を説明する図 従来例を説明するブロック図 第３−Ａ図 従来例の動作を説明する図 第３−Ｂ図
図は本発明の詳細な説明するブロック図、 第２−Ｂ図は本発明の実施例の動作を説明する図、第３
−Ａ図は従来例を説明するプロ・ツク図、第３−Ｂ図は
従来例の動作を説明する図、をそれぞれ示す。 図において、 １Ａ、ＩＢはマスタ回路、 １０は送受信部、 １１はセレクタ、 １２は送受信回路、 ２０は制御回路、 ３０はデータビット長設定手段、 ３１はデータビット長設定ＳＷ、 ４０は送受切替信号発生手段、 ４１はカウンタ、 ４２は切替信号発生回路、 ５１Ａ〜５ＮＡはスレーブ回路、 ６０はクロック発生回路、 ７０は送受信切替信号発生回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第１図 本発明の詳細な説明するブロック図 第２ Ａ図 本発明の実施例の動作を説明する図 従来例を説明するブロック図 第３−Ａ図 従来例の動作を説明する図 第３−Ｂ図
Claims (1)
- 【特許請求の範囲】 システム内の複数のプリント板ユニット（５１〜５Ｎ
）上のスレーブ回路（５１Ａ〜５ＮＡ）と、スーパバイ
ザプリント板ユニット（１）上のマスタ回路（１Ａ）と
の間のスーパバイザ通信において、 前記マスタ回路（１Ａ）にスーパバイザ通信のデータビ
ット長を設定するデータビット長設定手段（３０）と、 前記複数のスレーブ回路（５１Ａ〜５ＮＡ）からの受信
データのビット長を監視し、送受切替信号を発生する送
受切替信号発生手段（４０）を設け、 前記マスタ回路（１Ａ）からの、データ送信時には、前
記送受切替信号発生手段（４０）の出力レベルを「ハイ
」に設定し、データ送信終了後は前記送受切替信号発生
手段（４０）の出力レベルを「ロウ」レベルに設定し、
受信待機状態とし、前記複数のスレーブ回路（５１Ａ〜
５ＮＡ）の１つからのデータ受信を開始した時に、デー
タのビット長をカウントし、ビット長が前記データビッ
ト長設定手段（４０）で設定したビット長に達した時に
、受信完了として前記送受切替信号発生手段（４０）の
出力を「ハイ」に設定することを特徴とするスーパバイ
ザ通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29454789A JPH03154539A (ja) | 1989-11-13 | 1989-11-13 | スーパバイザ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29454789A JPH03154539A (ja) | 1989-11-13 | 1989-11-13 | スーパバイザ通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154539A true JPH03154539A (ja) | 1991-07-02 |
Family
ID=17809201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29454789A Pending JPH03154539A (ja) | 1989-11-13 | 1989-11-13 | スーパバイザ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135840A (ja) * | 2006-11-27 | 2008-06-12 | Denso Corp | 通信システム及び電子制御装置 |
-
1989
- 1989-11-13 JP JP29454789A patent/JPH03154539A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135840A (ja) * | 2006-11-27 | 2008-06-12 | Denso Corp | 通信システム及び電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491531A (en) | Media access controller with a shared class message delivery capability | |
| EP0622713B1 (en) | Method and apparatus for exchanging different classes of data during different time intervals | |
| EP0622711B1 (en) | Digital communication network data transmission method and apparatus | |
| CN111030909B (zh) | 一种应用于can总线多主设备通讯间时间同步的方法 | |
| JPH03230638A (ja) | 多重通信制御装置 | |
| SU1181567A3 (ru) | Устройство фазировани числовых последовательностей | |
| EP0268664B1 (en) | A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention | |
| JPS61214834A (ja) | 複合情報伝送方式 | |
| JPH03154539A (ja) | スーパバイザ通信方式 | |
| JPH04270525A (ja) | デジタル・データ送信システム | |
| GB2185665A (en) | Transmission controller | |
| JPH05134062A (ja) | プロセス監視装置の時刻同期方式 | |
| JP2655460B2 (ja) | クロック切り替え方式 | |
| JPS6014547B2 (ja) | マルチドロツプ・デ−タ通信方式 | |
| SU1254499A1 (ru) | Устройство дл подключени абонентов к магистрали передачи данных | |
| KR0182643B1 (ko) | 유니 글로발 버스 호환 장치 | |
| KR950001514B1 (ko) | 공유버스를 이용한 근거리 통신 장치 | |
| RU1798793C (ru) | Устройство дл сопр жени двух ЭВМ | |
| JPH02312336A (ja) | 通信システム | |
| JP3606957B2 (ja) | シリアルデータ伝送システム | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPS61208336A (ja) | デ−タ伝送方法 | |
| JPH0715419A (ja) | 機器の制御装置 | |
| JPS61181237A (ja) | 通信制御端末 | |
| JPH0624329B2 (ja) | データー通信方法 |