JPH03150478A - 周期測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は抵抗体を発振回路に組込み、その回路より出力
されるクロックの周波数をモニタしながら、例えばレー
ザトリミングなどによりその抵抗体の抵抗値を調整する
際などに使用される周期測定回路に関するものである。

［従来の技術］ 電子体温計などに使用される抵抗体の抵抗値を調整する
方法として、レーザ光を用いたトリミング方法がある。

これは、薄膜上に形成された抵抗パターンを発振回路に
組込み、その発振回路より出力される周波数を測定しな
がら、その抵抗体のトリミングを行うものである。こう
して形成された抵抗体は、例えば電子体温計の基準抵抗
として体温計の回路内に組込まれ、体温計における実際
の測温時の基準抵抗として使用される。

［発明が解決しようとする課題］ このような基準抵抗体は、電子体温計の製造時、実際の
回路基板に実装された状態でトリミングされる必要があ
るため、この電子体温計の量産化のためにはこのトリミ
ング時間を少なくする必要がある。このトリミング時間
を短縮するためには、発振回路より出力される周波数を
高速で比較する装置が必要である。このような周波数を
測定するための装置として市販の周波数カウンタなどが
考えられるが、周期の測定に時間がかかり、またトリミ
ング装置のＣＰＵなどと周波数カウンタとの信号のイン
ターフェースにも多くの時間を要するため、電子体温計
の量産化のためのトリミング装置用の周波数比較器とし
ては適していなかった。

本発明は上記従来例に鑑みてなされたもので、簡単な構
成で、しかも高速に周波数を比較してその結果を出力で
きる周期測定回路に関するものである。

［課題を解決するための手段］ 上記目的を達成するために本発明の周期測定回路は以下
の様な構成からなる。即ち、 クロック信号を入力し、該クロック信号の周期が所定時
間に相当するかどうかを測定する周期測定回路であって
、少なくとも前記所定時間の最大測定精度以下の周期を
有する基準クロック信号を出力する基準クロック発生手
段と、前記基準クロック信号を計数する計数手段と、前
記所定時間及び前記基準クロックの周期をもとに前記計
数手段にセットする時間値を算出する算出手段と、前記
算出手段により算出された時間値を前記計数手段にセッ
トし、前記クロック信号により前記計数手段による計数
を開始させるとともに、前記計数手段による計数中、前
記クロック信号が入力されるまでに前記計数手段の計数
が終了したかどうかにより前記クロック信号の周期が前
記所定時間に相当するかを検知する検知手段とを有する
。

［作用］ 以上の構成において、所定時間及び基準クロックの周期
をもとに計数手段にセットする時間値を算出する。ここ
で、この基準クロック信号は、少なくとも所定時間の最
大測定精度以下の周期を有するクロックである。こうし
て算出された時間値を計数手段にセットし、入力される
被測定クロック信号により計数を開始させるとともに、
計数手段による計数中、その被測定クロック信号が入力
されるまでに計数手段の計数が終了したかどうかにより
、入力される被測定クロック信号の周期が、所定時間に
相当しているかを検知するように動作する。

［実施例コ 以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。

［周波数比較回路の説明（第１図〜第３図）］第１図は
実施例の周期測定回路の概略構成を示すブロック図、第
２図はこの周期測定回路３１とトリミング装置３２との
関係を示すブロック図である。

第２図において、３２はトリミング装置で、このトリミ
ング装置３２には第３図に示すような発振回路が実装さ
れた基板が、トリミング対象の抵抗体実装基板として載
置されている。第３図において、最初アナログスイッチ
３４は端子Ａ側に接続されており、この状態で、例えば
環境温度が３７℃のときに、この発振回路より出力され
るクロック信号２１の周波数を測定する。ここで、Ｒ１
はサーミスタの抵抗を示し、Ｒ２はトリミング対象とな
る抵抗体を示している。

こうして、３７℃における発振回路よりの出力クロック
信号の周波数が測定されると、次にアナログスイッチ３
４をＢ側に接続し、抵抗体Ｒ２のトリミングが開始され
る。このトリミング時には、レーザ駆動部３３によりト
リミング装置３２のＹＡＧレーザが駆動され、抵抗体Ｒ
２の薄膜パターンが蒸発・切断される。この時、周期測
定回路３１ではトリミング装置３２より出力されるクロ
ック２１の周波数と、前述した３７℃でのサーミスタ抵
抗Ｒ１を用いたときのクロック信号２１の周波数とを比
較する。そして、２つの周波数の値が一致したとき（即
ち、Ｒ１＝Ｒ２のとき）、レーザ駆動部３３によるＹＡ
Ｇレーザの駆動を停止することにより、抵抗体Ｒ２のト
リミングを終了するように動作する。

次に、第１図を参照して本実施例の周期測定回路３１の
構成及び動作を詳しく説明する。

第１図において、１０は周期測定回路３１全体の制御を
行う制御部で、マイクロプロセッサなどのＣＰＵ　１０
１、第４図のフローチャートで示されたＣＰＵ　１０１
の制御プログラムや各種データを記憶しているＲＯＭ１
０２、ＣＰＵ　１０１の制御動作時、ワークエリアエリ
アとして使用されるＲＡＭなどを備え、トリミング装置
３２よりの周波数情報をもとにカウンタ１７の設定及び
セレクタ１５の切換などを行って、抵抗Ｒ２による発振
周波数が所定の周波数に到達したかどうかを検出できる
ようにしている。１１はこの周期測定回路３１とトリミ
ング装置３２との間でＧＰ−Ｉ　Ｂインターフェース制
御を実行するインターフェース部である。１２は３２逓
倍器で、発振器（Ｏ３Ｃ）２０よりの１０ＭＨｚの基準
クロックを入力し、３２０ＭＨｚのクロックに変換して
出力している。

１３は４ビツトカウンタで、トリミング装置３２よりの
発振クロック信号２１を入力して、これを計数している
。この４ビツトカウンタ１３には、制御部１０より所定
値の補数（４ビツト）がセットされる。そして、クロッ
ク信号２１を計数し、キャリ信号２２が出力されるとゲ
ート回路２８を閉じて、３２０ＭＨｚのクロック信号が
セレクタ１５に出力しないように構成されている。１５
はセレクタで、制御部１０よりの選択信号２５により入
力端子ＡあるいはＢのいずれかを選択して、５ビツトプ
リスケーラ１６に出力する。１７は５桁のＩＯ進カウン
タ、１８はカウンタ１７のキャリイ出力をラッチするラ
ッチ回路である。このラッチ回路１８の出力１９により
、直接レーザ駆動部３３のＱスイッチ（レーザ駆動スイ
ッチ）をオン・オフすることができる。

次に以上の構成からなる周期測定回路３２の動作につい
て説明する。

この実施例の周期測定回路の時間分解能としては、８．
３ｎｓｅｃ以下が要求されるものとする。このため発振
器２０の発振周波数を１０ＭＨ２とし、ＰＬＬ回路を用
いた３２逓倍回路１２により３２０ＭＨｚのクロックを
作成してゲート回路２８に出力している。この３２０Ｍ
Ｈｚクロックが、この周期測定回路３１における時間分
解能■ を決定しており、この場合は３．１２５ｎｓｅｃとなる
。

トリミング装置３２では、第３図の発振回路にで環境温
度が３７℃のときの、サーミスタＲ１によるクロック信
号２１の周期（周波数）を測定し、その値をＧＰ−Ｉ　
Ｂインターフェースによりインターフェース部１１を介
して制御部１０に入力する。これにより、制御部１０は
その設定値をプリスケーラ１６とカウンタ１３，１７に
、その補数値でセットする。いま、トリミング装置３２
より、例えばクロック信号２１の周期が８６．３４７μ
秒で、クロック信号２１を４周期に亙り測定するように
指示されると、イベントカウンタである４ビツトカウン
タ１３に４の補数値（２４−４＝　１２）をセットする
。

そして、プリスケーラ１６とカウンタ１７にセ】 ツトする値は以下のようにして求める。まず、測定周期
が４周期であるため、周期（８６，３４７μ秒）を４倍
し、その数を０．１μ秒以上の数と、以下の数とに分け
る。これは前述の例では、８６．３４７Ｘ４＝３４５．
３８８　（μ秒）より、３４５．３μ秒と８８ｎ秒とに
分割できる。この０゜１μ秒以上の数（３４５，３１を
５桁のカウンタ１７にセットするのであるが、この値は
小数点以下の値を含むため、予め３４５．３を１０倍し
た後、その補数を取ってカウンタ１７にセットする。よ
って、この値は、１０００００−３４５．３μ秒÷０．
１μ秒＝９６５４７となり、５桁のカウンタ１７には、
”　３４５３°°の補数値°“９６５４７　”がセット
される。

次に、５ビツトプリスケーラ１６には０．１μ秒以下の
値がセットされるが、その設定値は次のようにして求め
られる。プリスケーラ１６の入力クロック信号の周期は
前述したように３．１２５ｎ秒（３２０ＭＨｚ）である
から、８８ｎ秒を計時するには、８８÷３．１２５＝２
８．１６を計数すればよい。従って、このプリスケーラ
１６が５ビツトであるとすると、このプリスケーラ１６
にセットされる補数値は、３２−２８．１６＝３．８４
→４となる。このプリスケーラ１６には小数点以下の値
はセットできないため、”３．８４’”は約°°４°°
としてセットされる。また、このプリスケーラ１６への
初期値のセットは、市販のＥＣＬプリスケーラではプリ
セット端子がないため、このプリセット時にはセレクタ
１５への選択信号２５によりＡ端子よりの入力が選択さ
れるように切換えて、制御部１０よりのパルス信号２４
によりプリスケーラ１６に°°４°゛個のパルスを与え
て、“４°゛をプリセットするようにしている。

こうして、プリスケーラ１６及びカウンタ１３．１７に
、トリミング装置３２より指示された周期及び測定する
周期数に基づいて計算された値がそれぞれセットされる
と、制御部１０は選択信号２５によりセレクタ１５のＢ
端子が選択されるようにする。こうして、トリミング装
置３２よりクロック信号２１が入力されると、その立下
がりで４ビツトカウンタ１３のキャリイ出力２２がロウ
レベルになる。これにより、ゲート回路２８が開かれて
３２０ＭＨｚのクロックがセレクタ１５に出力される。

こうして、クロック２３がプリスケーラ１６に入力され
て、周期の計時が開始される。

ここでは、４周期に亙って計時するように４ビツトカウ
ンタ１３にセットしているため、クロッり信号２１が４
パルス入力されるまでプリスケーラ１６とカウンタ１７
による計時、即ち、３２０Ｍ　Ｈｚクロック２３の計数
が行われる。そして、クロック信号２１が４パルス入力
されるまえに、カウンタ１７がオーバーフローすると、
ラッチ回路１８がセットされてコントロール信号１９が
ハイレベルになり、レーザ駆動部３３よりのレーザ光の
出力が停止され、レーザ光によるトリミングが停止され
る。

しかし、プリスケーラ１６及びカウンタ１７による計時
が、３４５．３８８μ秒になるまえに４ビツトカウンタ
１３よりキャリイ信号２２が出力されると（４周期が経
過すると）、ゲート回路２８によりクロック２３がプリ
スケーラ】６に出力されな（なるため、レーザ光が停止
されることがない。このようにして、プリスケーラ１６
及びカウンタ１７に測定したい周波数をセットすること
により、高速でしかも高い精度で正確に周期（周波数）
を測定して、トリミングを行うことができる。

４周期の測定が終了したことが、例えば４ビツトカウン
タ１３のキャリイ信号２２などによる割込み信号でｃｐ
ｕ　ｔ　ｏ　ｔに報知されると、各カウンタやプリスケ
ーラ１６は再び同じ値にプリセットされ、前述した周期
の測定処理が実行される。

そして、５周期目のクロック信号２１の立下がりでキャ
リイ信号２２が立ち下がりゲート回路２８が開いて測定
が開始される。そして、９周期目のクロック信号２１の
立ち下がりで再び測定が停止されるというように、トリ
ミングが終了するまで同じ動作が繰返し実行される。

なお、測定する周期及び測定周期を変更するときは、ト
リミング装置３２より制御部１０にＧＰ−ＩＢインター
フェースを介して新たな設定値を送出すればよく、これ
により、カウンタ１３，１７及びプリスケーラ１６には
それに対応した値がセットされ、前述したような測定処
理が実行される。また、なお、４ビツトカウンタ１３は
、１周期だけの測定では誤差が発生する虞れがあるため
、このカウンタ１３に、例えば最大゛１６°°の測定周
期を設定できるようにして、より周期の測定精度を上げ
るようにしたものである。

［動作説明　（第１図〜第４図）］ 第４図は実施例の周期測定回路３１におけるＣＰＵｌ０
Ｉの測定処理を示すフローチャートで、この処理を実行
する制御プログラムはＲＯＭ１０２に記憶されている。

この処理は、例えばトリミング装置３２より測定開始指
示が入力されることにより開始され、まずステップＳ１
でクリア信号２７によりラッチ回路１８をクリアする。

次にステップＳ２でインターフェース部１１より測定周
期数およびその周期（時間）を入力する。次ステツプＳ
３に進み、前述したようにして、トリミング装置３２よ
り指示された周期及びその測定する周期数をもとに、カ
ウンタ１３にセットする周期数（補数値）、及びプリス
ケーラ１６及びカウンタ１７にセットする周期（時間の
補数値）を求める。

こうしてカウンタ１３，１７やプリスケーラ１６にプリ
セットする各値が求められるとステップＳ４に進み、ま
ず４ビツトカウンタ１３に周期数の補数値をプリセット
する。そして、ステップＳ５でカウンタ１７に、前述し
たように周期及び測定周期数をもとに決定された時間値
の０．１μ秒以上の値（補数値）をバス２６によりセッ
トし、ステップＳ６でセレクタ１５をＡ側に切換えて、
その時間値の０．１μ秒以下の補数値に相当する数のパ
ルスをプリスケーラ１６に出力して、その値をプリセッ
トする。なお、このプリスケーラ１６が直接プリセット
可能な回路であれば、セレクタ１５及びこのようなパル
スによるプリセット処理は不要になることはもちろんで
ある。

次にステップＳ７に進み、選択信号２５によりセレクタ
１５の入力端子をＢ側に切換え、ステップＳ８で４ビツ
トカウンタ１３のキャリイ出力２２がハイレベルになる
かどうかにより、指定された測定周期数に亙る測定が完
了したかをみる。そして、この完了時、カウンタ１７が
オーバフローしていればラッチ回路１８の出力がハイレ
ベルになってレーザ光の出力が停止されているが、カラ
　０ ンタ１７がオーバフローしていなければ、レーザ駆動部
３３によるレーザ駆動は停止されず、引続きトリミング
が実行される。ステップＳ９ではトリミング装置３２よ
りの指示を基に次の測定を実行するかを調べ、ステップ
ＳＩＯで設定値を変更するかどうかをみる。設定値を変
更しないときはステップＳ４に進み、前述の動作を実行
するが、変更するときはステップＳ１に戻り、ラッチ回
路を１８をクリアして、トリミング装置３２よりのデー
タ受信に移行する。

以上説明したように本実施例によれば、時間の分解能を
高くして精度良（周期を測定できる効果がある。

また、この周期の測定は、トリミングされている抵抗体
の発振回路よりのクロック信号を、１周期単位でなく任
意の周期に亙って測定することができるため、より測定
精度を高めることができる。

なお、この周期比較回路の構成はこの実施例に限定され
るものでなく、例えば、指定された周期数に亙る周期（
時間）を測定した後（即ち、キャリイ信号２２が出力さ
れた時）次の測定周期に入るときは、これらカウンタあ
るいはプリスケーラへの初期値が制御部１０による制御
によらず、自動的に再セットされるように構成されてい
てもよい。

［発明の効果］ 以上説明したように本発明によれば、簡単な構成で、し
かも高速に周波数を比較してその結果を出力できる効果
がある。

【図面の簡単な説明】

第１図は実施例の周期測定回路の概略構成を示すブロッ
ク図、 第２図はトリミング装置との関係を示すブロック図、 第３図は発振回路の一例を示す図、そして第４図は実施
例の周期測定回路の制御部による測定処理を示すフロー
チャートである。 図中、１０・・・制御部、１１・・・インターフェース
部、１２・・・３２逓倍器、１３・・・４ビツトカウン
タ、１５・・・セレクタ、１６・・・５ビツトプリスケ
ーラ、１７・・・カウンタ、１８・・・ラッチ回路、１
９・・・コントロール信号、２０・・・発振器、２１・
・・クロック信号、２２・・・キャリイ信号、２５・・
・選択信号、１０１・・・ＣＰＵ、１０２・・・ＲＯＭ
、１０３・・・ＲＡＭである。

Claims (2)

【特許請求の範囲】
1. （１）クロック信号を入力し、該クロック信号の周期が
   所定時間に相当するかどうかを測定する周期測定回路で
   あつて、 少なくとも前記所定時間の最大測定精度以下の周期を有
   する基準クロック信号を出力する基準クロック発生手段
   と、 前記基準クロック信号を計数する計数手段と、前記所定
   時間及び前記基準クロックの周期をもとに前記計数手段
   にセットする時間値を算出する算出手段と、 前記算出手段により算出された時間値を前記計数手段に
   セットし、前記クロック信号により前記計数手段による
   計数を開始させるとともに、前記計数手段による計数中
   、前記クロック信号が入力されるまでに前記計数手段の
   計数が終了したかどうかにより前記クロック信号の周期
   が前記所定時間に相当するかを検知する検知手段と、 を有することを特徴とする周期測定回路。
2. （２）前記算出手段は前記所定時間及び前記クロック信
   号の入力パルス数をもとに前記計数手段にセットする時
   間値を算出する手段と、前記検知手段は前記入力パルス
   数を計数する手段とを備え、前記検知手段は前記入力パ
   ルス数に対応するクロック数を計数するまでに前記計数
   手段の計数が終了したかどうかにより前記クロック信号
   の周期が前記所定時間に相当するかを検知するようにし
   たことを特徴とする請求項第１項に記載の周期測定回路
   。