JPH03150479A

JPH03150479A - 周期測定回路

Info

Publication number: JPH03150479A
Application number: JP28861789A
Authority: JP
Inventors: Susumu Kobayashi; 進小林
Original assignee: Terumo Corp
Current assignee: Terumo Corp
Priority date: 1989-11-08
Filing date: 1989-11-08
Publication date: 1991-06-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は入力される信号の周期を、基準となるクロック
信号の周期と比較しながら測定する周期測定回路に関す
るものである。

［従来の技術］電子体温計などに使用される抵抗体の抵抗値を調整する
方法として、レーザ光を用いたトリミング方法がある。

これは、薄膜上に形成された抵抗パターンからなる抵抗
体を発振回路に組込み、その発振回路より出力される周
波数を測定しながら、その抵抗体のトリミングを行うも
のである。

こうして形成された抵抗体は、例えば電子体温計の基準
抵抗として体温計の回路内に組込まれ、体温計における
実際の測温時の基準抵抗として使用される。

［発明が解決しようとする課題］このように周波数を測定して基準抵抗のトリミングを行
うためには、必要とする時間分解能よりも短い周期の基
準クロックを用いて周波数を測定する必要がある。例え
ば、１９秒の時間分解能を得るためには、少なくともＩ
ＧＨｚのクロックが必要となる。しかし、このような高
速のクロックを出力できる水晶振動子が存在しないため
、それよりも低い発振周波数をの水晶振動子を用いた安
定な発振器の出力を逓倍する必要がある。このため、そ
の逓倍の過程で基準クロックの安定度が損なわれる可能
性があり、その回路設計あるいは実装設計には困難が伴
う。

さらにこのような高周波の安定な基準クロックが得られ
たとしても、ＩＧＨｚという高周波で動作可能な素子は
ＥＣＬ或は低温下におけるガリウム砒素ＦＥＴなどに限
られている。これらの素子は入手が困難なだけでなく、
その回路規模も太き（なる。さらに、Ｉ　ＧＨｚで動作
する高周波回路は損失や反射を防止する必要があり、そ
の回路設計及び製作上でも多くの困難を有している。

本発明は上記従来例に鑑みてなされたもので、比較的低
い周波数のクロック信号を用いて、それよりも高周波の
周期を測定できる周期測定回路を提供することを目的と
する。

［課題を解決するための手段］上記目的を達成するために本発明の周期測定回路は以下
の様な構成からなる。即ち、クロック信号を入力し、該クロック信号の周期が所定時
間に相当するかどうかを測定する周期測定回路であって
、少なくとも前記所定時間の最大測定精度よりも長い周
期を有する基準クロック信号と、前記クロック信号の周
期と前記基準クロック信号の周期とのずれに相当する時
間と、前記基準クロック信号の周期との比を求める比検
出手段と、前記所定時間を前記基準クロック信号の周期
以上と以下の部分に分割し、それぞれを前記基準クロッ
クの信号周期に換算した値に設定して、前記基準クロッ
ク信号を計数する第１と第２の計数手段に設定する設定
手段と、前記所定時間の間、前記第１の計数手段による
計数を行い、前記比検出手段により検出された比に相当
する時間、前記第２の計数手段による計数を可能にする
手段とを有する。

［作用］以上の構成において、基準クロック信号は少なくとも入
力されるクロック信号の所定時間の最大測定精度よりも
長い周期を有する。そして、入力されるクロック信号の
周期と基準クロックの周期とのずれに相当する時間と、
その基準クロックの周期との比を求める。また、設定さ
れた所定時間を基準クロックの周期以上と以下の部分に
分割し、それぞれを基準クロックの周期に換算した値を
、基準クロックを計数して周期を計測する第１と第２の
計数手段に設定する。こうして、前記第１の計数手段は
測定期間中基準クロックを計数し、第２の計数手段は検
出された比に相当する時間、基準クロックを計数するよ
うに動作する。

［実施例］以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。

［周波数比較回路の説明（第１図〜第３図）］第１図は
実施例の周期測定回路の概略構成を示すブロック図、第
２図はこの周期測定回路１とトる。

第２図において、２はトリミング装置で、このトリミン
グ装置２には第３図に示すような発振回路が実装された
基板が、トリミング対象の抵抗体の実装基板として載置
されている。第３図において、最初アナログスイッチ４
は端子Ａ側に接続されており、この状態で、例えば環境
温度が３７℃のときに、この発振回路より出力されるク
ロック信号２１の周波数を測定する。ここで、Ｒ１はサ
ーミスタの抵抗を示し、Ｒ２はトリミング対象となる抵
抗体を示している。

こうして、３７℃における発振回路よりの出力クロック
信号の周波数が測定されると、次にアナログスイッチ４
をＢ側に接続し、抵抗体Ｒ２のトリミングが開始される
。このトリミング時には、レーザ駆動部３によりトリミ
ング装置２のＹＡＧレーザが駆動され、抵抗体Ｒ２の薄
膜パターンがトリミングされる。この時、周期測定回路
１ではトリミング装置２より出力されるクロック２１の
周波数と、前述した３７℃でのサーミスタ抵抗Ｒ１を用
いたときのクロック信号２１の周波数とを比較する。そ
して、２つの周波数の値が一致したとき（即ち、Ｒ１＝
Ｒ２のとき）、レーザ駆動部３による半導体レーザの駆
動を停止することにより、抵抗体Ｒ２のトリミングを終
了するように動作する。

次に、第１図を参照して本実施例の周期測定回路３１の
構成及び動作を詳しく説明する。

第１図において、１０は周期測定回路１全体の制御を行
う制御部で、マイクロプロセッサなどのＣＰＵｌ０Ｉ、
第６図のフローチャートで示されたＣＰＵ　１０１の制
御プログラムや各種データを記憶しているＲＯＭ１０２
、ＣＰＵｌ０Ｉの制御動作時、ワークエリアエリアとし
て使用されるＲＡＭ、さらには位相検出回路１４よりの
信号を基に各スイッチの切換などを実行するタイミング
回路１０４などを備え、トリミング装置２よりの周波数
情報をもとにカウンタ１７の設定及び、各種測定処理を
実行できるようにしている。なお、この動作については
詳しく後述する。１１はこの周期測定回路ｌとトリミン
グ装置２との間でＧＰ−ＩＢゼインーフェース制御を実
行するインターフェース部である。

１２は測定に使用される基準クロック信号で、ここでは
１０ＭＨｚのクロック信号である。１３は例えば４ビツ
トのイベントカウンタで、トリミング装置２よりの発振
クロック信号２１を入力して、これを計数している。こ
のイベントカウンタ１３には、制御部１０より所定値の
補数（４ビツト）がセットされる。そして、クロック信
号２１を計数し、所定数を計数してキャリ信号５１が出
力されるとフリップフロップ１５をリセットしてカウン
タ１７の計数を禁止している。１４は位相検出回路で、
クロック信号２１の立上がり、及び立下がりを検出する
とともに、クロック信号２１の状態に伴って基準クロッ
ク信号１２の入力タイミングを検出している。

１６は、例えば２桁のカウンタで、フリップフロップ２
０がセットされているときに基準クロック１２を計数す
る。１７は、例えば５桁の１０進カウンタで、フリップ
フロップ１５がセットされているときに基準クロック１
２を計数し、フリップフロップ１５がリセットされた状
態のときは、カウンタ１６よりのキャリイ信号５２を計
数している。１８はカウンタ１７のキャリイ出力５３を
ラッチするラッチ回路である。このラッチ回路１８の出
力１９により、直接レーザ駆動部３のＱスイッチ（レー
ザ駆動スイッチ）をオン・オフすることができる。

２２は基準電源で、後述する各サンプルホールド回路に
ホールドされる積分電圧の基になる電圧■２を出力して
いる。２３〜２８，３５．３６及び４０のそれぞれはア
ナログスイッチ、３９は積分回路である。２９〜３２の
それぞれはサンプルホールド回路である。３３及び３４
は減算器で、減算器３３は２Ｔ、−Ｔｏ　（＝Ｔｏ　）
の演算を実行し、減算器３４は△Ｔ、−△Ｔ２　（＝Δ
丁）の減算を実行している。３７は積分回路、３８は比
較回路である。

次に以上の構成からなる周期測定回路ｌの動作について
説明する。

この実施例の周期測定回路ｌの時間分解能としては、１
ｎｓｅｃが要求されているものとする。

トリミング装置２では、第３図の発振回路で環境温度が
３７℃のときの、サーミスタＲ１によるクロック信号２
１の周期（周波数）を測定し、その値をＧＰ−Ｉ　Ｂイ
ンターフェースによりインターフェース部１１を介して
制御部１０に入力する。

これにより、制御部１０はその設定値をカウンタ１６及
び１７に、その補数値でセットする。いまトリミング装
置２より、例えばクロック信号２１の周期が８６．３４
７μ秒で、クロック信号２１を４周期に亙り測定するよ
うに指示されると、イベントカウンタである４ビツトカ
ウンタ１３に４の補数値（２’−４＝１２）をセットす
る。

そして、カウンタ１６と１７にセットする値は以下のよ
うにして求める。まず、測定周期が４周期であるため、
周期（８６，３４７μ秒）を４倍し、その数を０．１μ
秒（１００ｎｓ）以上の数と、それ以下の数とに分ける
。これは前述の例では、８６．３４７Ｘ４＝３４５．３
８８　（μ秒）より、３４５３μ秒と８８ｎ秒とに分割
できる。この０゜１μ秒以上の数（３４５，３１を５桁
のカウンタ１７にセットするのであるが、この値は小数
点以下の値を含むため、予め３４５．３を１０倍した後
、その補数を取ってカウンタ１７にセットする。よって
、この値は、１０００００−３４５．３μ秒÷０．１μ
秒＝９６５４７となり、５桁のカウンタ１７には、”　
３４５３°°の補数値”　９６５４７°゛がセットされ
る。次に、２桁のカウンタ１６には０．１μ秒以下の値
が補数値でセットされ、その設定値はここでは、１００
−８８＝１２となる。

こうして、カウンタ１３及びカウンタ１６，１７に、ト
リミング装置２より指示された周期及び測定する周期数
に基づいて計算された値がそれぞれセットされると測定
が開始される。

第４図のタイミングチャートにおいて、クロック信号２
１がタイミングＴ１で立上がると、タイミング回路１０
４はスイッチ２３及び２７をタイミングＴ２で基準クロ
ックが立上がるまで閉じ、６１で示す信号（△Ｔ１）を
サンプルホールド回路３１にホールドする。次に、タイ
ミングＴ２とＴ３の間では、スイッチ２３．２７を開放
し、スイッチ２４のみを閉じて積分回路３７にチャージ
された電荷を放出する。なお、この放電処理はスイッチ
２３が閉じられて積分回路３９に充電された後に必ず実
行される処理であり、以下の説明では特に述べない。次
に、クロック信号２１が立上がってから３個目の基準ク
ロック１２により、タイミングＴ３よりタイミングＴ４
までの間スイッチ２３と２５とが閉じられ、サンプルホ
ールド回路２９に６２で示す電圧値（Ｔ、）がホールド
される。

そして、クロック信号２１が立下がった後、２つ目の基
準クロック１２（タイミングＴ５）より４番目の基準ク
ロック（タイミングＴ６）までの間スイッチ２３とスイ
ッチ２６とを閉じる。これにより、６３で示す電圧値（
２Ｔｃ、）がサンプルホールド回路３０にホールドされ
る。そして最後に、イベントカウンタ１３にセットされ
た回数（前述の例では４周期目）の信号クロック２１の
立上がり（タイミングＴ７）によりスイッチ２３とスイ
ッチ２８とをタイミングＴ９までの間だけ閉じ、サンプ
ルホールド回路３２に６４で示す電圧値（△’ｌ）をホ
ールドさせる。

この最後に信号２１が立上がった（タイミングＴ７）後
の最初の基準クロック１２の立上がり（タイミングＴ８
）で、イベントカウンタ１３よリキャリイ信号５１が出
力されてフリップフロップ１５がリセットされる。これ
により、カウンタ１７はディスエネーブルとなり、基準
クロック１２を計数しなくなる。なお、第４図の６５で
示す時間は、カウンタ１７が基準クロック１２を計数す
る時間を示している。また、６１〜６４の下に記された
数式は、各電圧値の積分時間を示しており、ｄ　ｔｏｎ
は制御部１０より各アナログスイッチへのオン信号が出
力されてから実際にスイッチが閉じられるまでの遅延時
間を、ｄ　ｔｏｔｔはスイッチの開放信号を出力してか
ら実際にスイッチが開放されるまでの遅延時間を示して
いる。

こうして、タイミングＴ８の時点では、各サンプルホー
ルド回路に、対応するそれぞれの電圧値がホールドされ
、カウンタ１７にはそれまでの基準クロック１２を計数
した値が格納されている。

ここで、減算器３３はサンプルホールド回路２９と３０
の出力を入力し、２Ｔ、−Ｔ、の演算を実行している。

この演算結果において、ｄｔｏｎｓｄ　ｔｏｔｔはいず
れも各スイッチに共通のものであるため消去でき、（２
Ｔｏ　　ｄｔｏｎ　＋　ｄｉ。ｒｔ）　　　（Ｔ　ｏ　
　ｄ　ｔｏｎ　＋　ｄ　ｔｏｔｔ）　＝　Ｔ　ｏより、
その結果Ｔ０を出力している。同様にして、減算器３４
はΔＴ１−△Ｔ２の演算を実行して、その結果△Ｔを出
力している。

この状態で制御部ｌＯは基準クロック１２のｌ００パル
スの間（１０μ秒）スイッチ３６を閉じて積分回路３７
に通電する。このときの積分回路３７の出力４１を示し
たのが第５図の４１０である。こうして１００パルスが
計数されると、信号５４によりフリップフロップ２０を
セットして、カウンタ１６による計数を可能にする。こ
のとき同時にスイッチ３６が開放されて、スイッチ３５
が閉じられる。これにより、スイッチ３５を通して積分
回路３７に供給される電圧は、前回の減算器３４よりの
電圧とは逆方向であるため、積分回路３７の電圧は第５
図の４１１で示すようにＴ。

の値に従って低下する。こうして積分回路３７の出力４
１がＯＶになると、比較器３８の出力信号５５が反転し
てフリップフロップ２０がリセットされる。これにより
、フリップフロップ２０がリセットされ、カウンタ１６
のカウントが禁止される。

従って、この信号４１１がＯｖになるまでの間にカウン
タ１６で計数される基準クロック１２のパルス数（Ｘ）
は、Ｘ＝１００Ｘ△Ｔ　／　Ｔ　Ｏで与えられる。これ
により、第４図においてクロック信号２１が基準クロッ
ク１２の周期とずれている時間△Ｔ−△Ｔ１−△Ｔ２が
、１ｎｓｅｃのオーダで求められる。

こうして、クロック信号２１がイベントカウンタ１３に
セットされた数だけ入力され、比較器３８の出力信号５
５がロウレベルになるまでにカウンタ１６がオーバーフ
ローすると、カウンタ１７がカウンタ１６よりのキャリ
イ信号５２により＋１される。これにより、カウンタ１
７がオーバフローしてラッチ回路１８がセットされると
、コントロール信号１９がハイレベルになり、レーザ駆
　０動部３３よりのレーザ光の出力が停止され、レーザ光に
よるトリミングが停止される。

しかし、カウンタ１６及びカウンタ１７による計時が、
３４５．３８８μ秒になるまえに４ビツトカウンタ１３
よりキャリイ信号２２が出力されると（４周期が経過す
ると）、比較器３８の出力信号５５がロウレベルになる
と、コントロール信号１９はオンにならずレーザ光が停
止されることがない。このようにして、カウンタ１６及
びカウンタ１７に測定したい周波数をセットすることに
より、より低い周波数のクロックを使用しても高い精度
（時間分解能）で正確に周期（周波数）を測定して、ト
リミングを行うことができる。

なお、連続して測定を実行したいときは、４周期の測定
が終了したことが、例えば４ビツトイベントカウンタ１
３のキャリイ信号５１などによる割込み信号でＣＰＵ　
１０１に報知されると、カウンタ１３，１６及び１７は
再び同じ値にプリセットすることにより、前述した周期
の測定処理が実行される。

また、測定する周期及び測定周期を変更するときは、ト
リミング装置２より制御部１０にＧＰ−ＩＢインターフ
ェースを介して新たな設定値を送出すればよく、これに
より、カウンタ１６，１７及びカウンタ１３にはそれに
対応した値がセットされ、前述したような測定処理が実
行される。また、なお、４ビツトのイベントカウンタ１
３は、１周期だけの測定では誤差が発生する虞れがある
ため、このカウンタ１３に、例えば最大°°１６”の測
定周期を設定できるようにして、より周期の測定精度を
上げるようにしたものである。

［動作説明　（第１図〜第４図）］第６図は実施例の周期測定回路ｌにおけるＣＰＬＩＩＯ
Ｉの測定処理を示すフローチャートで、この処理を実行
する制御プログラムはＲＯＭ１０２に記憶されている。

この処理は、例えばトリミング装置２より測定開始指示
が入力されることにより開始され、まずステップＳ１で
クリア信号（図示せず）によりラッチ回路１８をクリア
する。次にステップＳ２でインターフェース部１１より
、トリミング装置２より指示された測定周期数およびそ
の周期（時間）を入力する。次ステツプＳ３に進み、前
述したようにして、トリミング装置２より指示された周
期及びその測定する周期数をもとに、前述したようにし
て、カウンタＩ３にセットする周期数（補数値）、及び
カウンタ１６及びカウンタ１７にセットする周期（時間
の補数値）を求める。

　３こうしてカウンタ１３，１７やカウンタ１６にプリセッ
トする各値が求められるとステップＳ４に進み、まず、
測定するサンプリング周期の数の補数値を、４ビツトカ
ウンタ１３にプリセットする。そして、ステップＳ５で
カウンタ１７に、前述したように周期及び測定周期数を
もとに決定された時間値の０．１μ秒以上の値（補数値
）をセットするとともに、カウンタ１６に０．１μ秒以
下の値（補数値）をセットし、ステップＳ６で測定を開
始する。これ以降の各スイッチの切換タイミングなどを
指示する信号はタイミング回路１０４より出力される。

次にステップＳ７で測定周期の終了がフリップフロップ
１５の出力信号により指示されるとステップＳ８に進み
、スイッチ３６を１００μ秒の開閉じて積分回路３７に
△Ｔの値を出力する。そして、ステップＳ９でスイッチ
３６を開放し、スイッチ３５を閉じるとともに、フリッ
プフロップ２４０をセットする。これにより、前述したように、１ｎｓ
ｅｃオーダーの時間分解能による測定が行われることに
なる。なお、これらステップＳ７よりステップＳ９の処
理はＣＰＵ　Ｉ　Ｏ１によらず、タイミング回路１０４
などの論理回路により行う方が、各信号間での遅れを少
なくできるため望ましい。

そして、この測定処理の完了時、カウンタ１７がオーバ
フローしていればラッチ回路１８の出力がハイレベルに
なってレーザ光の出力が停止されているが、カウンタ１
７がオーバフローしていなければ、レーザ駆動部３３に
よるレーザ駆動は停止されず、引続きトリミングが実行
される。ステップＳＩＯではトリミング装置２よりの指
示を基に次の測定を実行するかを調べ、ステップＳｌｌ
で設定値を変更するかどうかをみる。設定値を変更しな
いときはステップＳ４に進み、前述の動作を実行するが
、変更するときはステップＳｌに戻り、ラッチ回路を１
８をクリアして、トリミング装置２よりのデータ受信に
移行する。

第７図は前述した動作例に基づくタイミング回路１０４
による各スイッチの切換タイミング及びフリップフロッ
プ回路の出力タイミング例等を説明したタイミング図で
ある。

このタイミングチャートは第４図と第５図のタイミング
チャートを一緒にしたもので、フリップフロップ２０の
出力がロウレベルになって、カウンタ１６の計数が禁止
されたとき（タイミングＴ１００）が、測定処理の終了
を示している。そして、このタイミングＴ１００までに
ラッチ回路１８がカウンタ１７の出力によりラッチされ
たときはトリミング装置２のレーザ出力が停止される。

以上説明したように本実施例によれば、より低い周波数
のクロックを使用しても、時間の分解能を高くして精度
良く周期を測定できる効果がある。

また、この周期の測定は、トリミングされている抵抗体
の発振回路よりのクロック信号を、１周期単位でなく任
意の周期に亙って測定することができるため、より測定
精度を高めることができる。

なお、この周期比較回路の構成はこの実施例に限定され
るものでなく、例えば、指定された周期数に亙る周期（
時間）を測定した後（即ち、フリップフロップ２０の出
力がオフになった時）次の測定周期に入るときは、これ
らカウンタ１３．１６及び１７への初期値の設定は、制
御部１０による制御によらず、自動的に再セットされる
ように構成されていてもよい。

また、この実施例で説明した、カウンタ１３゜１６及び
１７のビット数はこの実施例に限定されるものでなく、
測定する基準クロックの周期や入力されるクロック信号
の周期に応じて適宜変更されることはもちろんである。

さらに、この実施例では、基準クロック信号の周期の１
／１００の周期を測定するために、カウンタ１６を２桁
、△Ｔの積分時間を基準クロック信号の１００パルス分
としたが、例えばこの実施例においてＯ，１ｎｓｅＣの
時間分解能を必要とするときは、カウンタ１６を３桁と
し、△Ｔの積分時間を基準クロック信号の１０００パル
ス分の間積分するようにすればよい。

［発明の効果］以上説明したように本発明によれば、低い周波　８数のクロックを使用して、より高周波のクロック周期を
測定できる効果がある。

【図面の簡単な説明】

第１図は実施例の周期測定回路の概略構成を示すブロッ
ク図、第２図はトリミング装置との関係を示すブロック図、第３図は発振回路の一例を示す図、第４図は各サンプルホールド回路による電圧サンプリン
グのタイミング例を示す図、第５図は各サンプリング回路の減算出力による積分信号
のタイミング例を示す図、第６図は実施例の周期測定回路の制御部による測定処理
を示すフローチャート、そして第７図は本実施例の動作
タイミングを示す図である。図中、ｌＯ・・・制御部、１１・・・インターフェース
部、１２・・・基準クロック、１３・・・イベントカウ
ンタ、１４・・・位相検出回路、１５．２０・・・フリ
ップフロップ、１６．１７・・・カウンタ、１８・・・
ラッチ回路、１９・・・コントロール信号、２１・・・
クロック信号、２２・・・基準電源、２３〜２８，３５
，３６．４０・・・アナログスイッチ、２９〜３２・・
・サンプルホールド回路、３３．３４・・・減算器、３
７゜３９・・・積分回路、３８・・・比較器、１０１・
・・ＣＰＵ、１０２・・・ＲＯＭ、１０３・・・ＲＡＭ
、１０４・・・タイミング回路である。

Claims

【特許請求の範囲】

（１）クロック信号を入力し、該クロック信号の周期が
所定時間に相当するかどうかを測定する周期測定回路で
あつて、少なくとも前記所定時間の最大測定精度よりも長い周期
を有する基準クロック信号と、前記クロック信号の周期と前記基準クロック信号の周期
とのずれに相当する時間と、前記基準クロック信号の周
期との比を求める比検出手段と、前記所定時間を前記基
準クロック信号の周期以上と以下の部分に分割し、それ
ぞれを前記基準クロックの信号周期に換算した値に設定
して、前記基準クロック信号を計数する第１と第２の計
数手段に設定する設定手段と、前記所定時間の間、前記第１の計数手段による計数を行
い、前記比検出手段により検出された比に相当する時間
、前記第２の計数手段による計数を可能にする手段と、を有することを特徴とする周期測定回路。
（２）前記比検出手段は前記基準クロック信号の所定パ
ルス数の間、入力される前記クロック信号と前記基準ク
ロック信号との周期のずれに相当する時間だけ所定電圧
を積分した第１の積分信号を作成し、前記基準クロック
信号の周期に相当する時間だけ前記所定電圧を積分した
信号により前記第１の積分信号を放電し、前記放電が終
了するまでの間、前記第２の計数手段により前記基準ク
ロック信号を計数するようにしたことを特徴とする請求
項第１項に記載の周期測定回路。