JPH03148861A - パワーｉｃの過熱検出回路とその構造 - Google Patents
パワーｉｃの過熱検出回路とその構造Info
- Publication number
- JPH03148861A JPH03148861A JP2053086A JP5308690A JPH03148861A JP H03148861 A JPH03148861 A JP H03148861A JP 2053086 A JP2053086 A JP 2053086A JP 5308690 A JP5308690 A JP 5308690A JP H03148861 A JPH03148861 A JP H03148861A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- circuit
- power
- junction
- overheating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 100
- 230000002441 reversible effect Effects 0.000 claims description 49
- 238000013021 overheating Methods 0.000 claims description 46
- 230000007423 decrease Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 abstract 1
- 230000003685 thermal hair damage Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パワーＩＣ等の半導体基板上に形成されて
パワーＩＣの異常温度を検出する過熱検出回路と、その
要部の構造に関する。
パワーＩＣの異常温度を検出する過熱検出回路と、その
要部の構造に関する。
パワーデバイスは高電圧、大電流の用途に使われるため
に、例えば負荷の急増や短絡などによって定格電流を超
える大電流が流れると、発熱によってパワーデバイスが
熱破壊する危険性がある。
に、例えば負荷の急増や短絡などによって定格電流を超
える大電流が流れると、発熱によってパワーデバイスが
熱破壊する危険性がある。
したがって、パワーデバイスの温度を常時監視して所定
温度を超える温度異常すなわち過熱があった場合には、
負荷回路を遮断するなどの保護操作を行うことによって
、パワーデバイスの熱破壊事故を防止することが求めら
れる。パワーＩＣの温度監視を行おうとする場合、温度
センサを含む過熱検出回路をパワーＩＣと共通の半導体
基板上に作り込むことが温度の検出感度を高め回路の構
成を簡素化する上で有利であることはいうまでもない。
温度を超える温度異常すなわち過熱があった場合には、
負荷回路を遮断するなどの保護操作を行うことによって
、パワーデバイスの熱破壊事故を防止することが求めら
れる。パワーＩＣの温度監視を行おうとする場合、温度
センサを含む過熱検出回路をパワーＩＣと共通の半導体
基板上に作り込むことが温度の検出感度を高め回路の構
成を簡素化する上で有利であることはいうまでもない。
しかしながら通常は過電流や過熱を検出してパワーデバ
イスの運転を停止させる回路を離散形の部品で構成した
ものが用いられている。このような例として、バイポー
ラトランジスタをセンサとして利用した温度センサが知
られている−（例えば、Ｅ、Ｈａｂｅｋｏｔｔｇ、 Ｂ
ｕｌｌ、 Ａ Ｓ Ｅ／Ｕ ＣＳ７６（１９８５）５
、９ｍａｒｓ、 ＰＰ２７２−２７６参照）。
イスの運転を停止させる回路を離散形の部品で構成した
ものが用いられている。このような例として、バイポー
ラトランジスタをセンサとして利用した温度センサが知
られている−（例えば、Ｅ、Ｈａｂｅｋｏｔｔｇ、 Ｂ
ｕｌｌ、 Ａ Ｓ Ｅ／Ｕ ＣＳ７６（１９８５）５
、９ｍａｒｓ、 ＰＰ２７２−２７６参照）。
第１０図は上記温度センサの一例を従来技術として示す
回路構成図であり、温度センサとしてのバイポーラトラ
ンジスタ９１がオペアンプ９２のフィードバックループ
に接続されてふり、外部の図示しない定電流源からバイ
ポーラトランジスタ９１にコレクタ電流ＩＣを供給する
ことにより、オペアンプ９２の出力側にはバイポーラト
ランジスタ９１のベース・エミッタ間電圧ｖ０と大きさ
が等しく反転した出力電圧Ｖ、が得られる。バイポーラ
トランジスタ９１のベース・エミッタ間電圧Ｖｌ！は第
１１図にその温度依存性を示すように、温度Ｔに逆比例
してｖ、！が直線的に変化する性質を有するので、オペ
アンプ９２の出力電圧ｖｌをオペアンプ９４で増幅する
ことにより、温度Ｔに対して−リニアに変化する出力電
圧Ｖ ６ ｕ Ｌが得られる。
回路構成図であり、温度センサとしてのバイポーラトラ
ンジスタ９１がオペアンプ９２のフィードバックループ
に接続されてふり、外部の図示しない定電流源からバイ
ポーラトランジスタ９１にコレクタ電流ＩＣを供給する
ことにより、オペアンプ９２の出力側にはバイポーラト
ランジスタ９１のベース・エミッタ間電圧ｖ０と大きさ
が等しく反転した出力電圧Ｖ、が得られる。バイポーラ
トランジスタ９１のベース・エミッタ間電圧Ｖｌ！は第
１１図にその温度依存性を示すように、温度Ｔに逆比例
してｖ、！が直線的に変化する性質を有するので、オペ
アンプ９２の出力電圧ｖｌをオペアンプ９４で増幅する
ことにより、温度Ｔに対して−リニアに変化する出力電
圧Ｖ ６ ｕ Ｌが得られる。
上記温度センサは、出力電圧Ｖ ＠ ｕ ｔが温度Ｔに
対してリニアに変化し、かつ広い温度範囲にわたって誤
差が小さいという特徴を有する。しかしながら、上記温
度センサを過熱検出回路としてパワーＩＣ等に内蔵させ
る場合には、つぎに述べるような問題がある。すなわち
、この第１０図の回路の他にｖｏｌ、と比較するための
温度依存性の小さい定電圧回路およびコンパレータ回路
を必要とするために回路の規模が大きくなる。しかも、
第ｔｏｍにおけるオペアンプ９２．９４や比較電圧源Ｖ
ｒ ＠ ｆ等も温度依存性を極力小さく押さえないと
、これらの誤差が検出温度に大きく影響する。したがっ
て従来技術ではセンサとしてのバイポーラトランジスタ
９■を除く回路の大部分を別体に形成してパワーＩＣ等
の温度の影響を受けない場所に置くことにより、誤差に
及ぼす悪影響を排除し、かつ回路の規模の拡大に対応し
てふり、パワーＩＣに内蔵させようとする場合には、基
板温度等の影響および大型化にどのように対処するかが
問題になる。
対してリニアに変化し、かつ広い温度範囲にわたって誤
差が小さいという特徴を有する。しかしながら、上記温
度センサを過熱検出回路としてパワーＩＣ等に内蔵させ
る場合には、つぎに述べるような問題がある。すなわち
、この第１０図の回路の他にｖｏｌ、と比較するための
温度依存性の小さい定電圧回路およびコンパレータ回路
を必要とするために回路の規模が大きくなる。しかも、
第ｔｏｍにおけるオペアンプ９２．９４や比較電圧源Ｖ
ｒ ＠ ｆ等も温度依存性を極力小さく押さえないと
、これらの誤差が検出温度に大きく影響する。したがっ
て従来技術ではセンサとしてのバイポーラトランジスタ
９■を除く回路の大部分を別体に形成してパワーＩＣ等
の温度の影響を受けない場所に置くことにより、誤差に
及ぼす悪影響を排除し、かつ回路の規模の拡大に対応し
てふり、パワーＩＣに内蔵させようとする場合には、基
板温度等の影響および大型化にどのように対処するかが
問題になる。
また、従来の温度センサは広い温度範囲でリニアな出力
を得るものであるのに対し、過熱検出回路では、例えば
パワーデバイスの温度が１５０℃から１８０℃程度に達
したとき過熱温度領域に達したものと判断して信号を出
力することが求められるために、上記温度領域で変化の
大きい出力が得られることが重要であり、要求する性能
に大きな差があるという問題がある。
を得るものであるのに対し、過熱検出回路では、例えば
パワーデバイスの温度が１５０℃から１８０℃程度に達
したとき過熱温度領域に達したものと判断して信号を出
力することが求められるために、上記温度領域で変化の
大きい出力が得られることが重要であり、要求する性能
に大きな差があるという問題がある。
この発明の目的は、回路の構成が簡素でパワーＩＣの基
板上に容易に形成でき、かつ温度依存性を過熱の績出に
有効に利用して検出温度領域で大きな信号を取り出せる
過熱検出回路を得ることにある。
板上に容易に形成でき、かつ温度依存性を過熱の績出に
有効に利用して検出温度領域で大きな信号を取り出せる
過熱検出回路を得ることにある。
上記課題を解決するために、この発明によれば、パワー
ＩＣと共通の基板上に形成されてパワーＩＣの過熱を検
出する回路であって、逆バイアスされた接合と、この接
合の温度によって変化する逆漏れ電流を所定レベルに増
幅するパイポーラトランジスタと、増幅された電流を定
電流回路の電位降下として検出し検出電圧値があらかじ
め定まる所定レベルを超えたとき前記パワーＩＣが過熱
温度に達したものと判断して信号を発する判断回路とを
備えてなるもの、または、パワーＩＣと共通の基板上に
形成されてパワーＩＣの過熱を検出する回路であって、
逆バイアスされた接合と、この接合の温度によって変化
する逆漏れ電流を所定レベルに増幅するバイポーラトラ
ンジスタと、増幅された電流を定電流回路の電位降下と
して検出し検出電圧値があらかじめ定まる所定レベルを
超えたとき信号を発する判断回路とを有する互いに検出
温度の異なる一対の検出回路からなり、検出温度が過熱
温度領域にある第１の検出回路、および第１の検出回路
より所定レベル検出温度が低い第２の検出回路と、前記
パワーＩＣの温度上昇時には前記第１の検出回路の検出
温度を超えたことをその出力信号により検知して過熱を
報知する信号を出力し、温度の下降時には前記第２の検
出回路の検出温度以下に低下したことをその出力信号に
より検知するまで前記過熱を報知する信号を持続して出
力するヒステリシス回路とを備えてなるものとし、かつ
必要に応じて逆バイアスされた接合が形成される半導体
表面において、前記接合を形成する第１の層に接続さｄ
た配線層と前記接合を形成する第２の層との間ピ導電性
を有する第３の層を設け、この第３の層を前記第２の層
に電気的に接続してなる構造部分を含むものとする。
ＩＣと共通の基板上に形成されてパワーＩＣの過熱を検
出する回路であって、逆バイアスされた接合と、この接
合の温度によって変化する逆漏れ電流を所定レベルに増
幅するパイポーラトランジスタと、増幅された電流を定
電流回路の電位降下として検出し検出電圧値があらかじ
め定まる所定レベルを超えたとき前記パワーＩＣが過熱
温度に達したものと判断して信号を発する判断回路とを
備えてなるもの、または、パワーＩＣと共通の基板上に
形成されてパワーＩＣの過熱を検出する回路であって、
逆バイアスされた接合と、この接合の温度によって変化
する逆漏れ電流を所定レベルに増幅するバイポーラトラ
ンジスタと、増幅された電流を定電流回路の電位降下と
して検出し検出電圧値があらかじめ定まる所定レベルを
超えたとき信号を発する判断回路とを有する互いに検出
温度の異なる一対の検出回路からなり、検出温度が過熱
温度領域にある第１の検出回路、および第１の検出回路
より所定レベル検出温度が低い第２の検出回路と、前記
パワーＩＣの温度上昇時には前記第１の検出回路の検出
温度を超えたことをその出力信号により検知して過熱を
報知する信号を出力し、温度の下降時には前記第２の検
出回路の検出温度以下に低下したことをその出力信号に
より検知するまで前記過熱を報知する信号を持続して出
力するヒステリシス回路とを備えてなるものとし、かつ
必要に応じて逆バイアスされた接合が形成される半導体
表面において、前記接合を形成する第１の層に接続さｄ
た配線層と前記接合を形成する第２の層との間ピ導電性
を有する第３の層を設け、この第３の層を前記第２の層
に電気的に接続してなる構造部分を含むものとする。
上記手段において、パワーＩＣの基板上に形成された例
えばＰＮ接合の逆漏れ電流の温度依存性を利用してパワ
ーＩＣの温度を検知し、この微弱な逆漏れ電流を基板上
に形成されたバイポーラトランジスタ複数段で増幅する
よう構成した。第１図はＰＮ接合の逆漏れ電流右よびバ
イポーラトランジスタの出力電流の温度依存性の一例を
示す特性線図であり、図を用いてこの発明の原理とその
作用を説明する。図において、曲！１！１００はＰＮ接
合の逆漏れ電流を横軸に絶対温度の逆数をとって示す特
性白線であり、逆漏れ電流Ｉ、の対数は絶対温度の逆数
に依存して直線的に変化する（温度に対して正の）大き
な温度依存性を示す。したがってこの大きな温度依存性
を利用して共通の半導体基板上に形成されたパワーＩＣ
の過熱を検知することが可能になる。しかしながら、パ
ワーＩＣの過熱を監視する必要のある温度領域としての
１５０℃ないし１８０℃において、逆漏れ電流ＩＬの値
は極めて小さく、例えば１５０℃において７０１＾にす
ぎずミこのままではその電流値を正確に読み取ることが
できない。この発明では、バイポーラトランジスタの増
幅率にも正の温度依存性があることに着目し、パワーＩ
Ｃと共通基板上にバイポーラトランジスタ複数段からな
る逆漏れ電流の増幅回路を作り込むことにより、白線１
０１に示すように温度依存性が更に大きい出力電流■６
を得ており、例えば１５０℃において１００μ＾を超え
る出力電流が得られる。
えばＰＮ接合の逆漏れ電流の温度依存性を利用してパワ
ーＩＣの温度を検知し、この微弱な逆漏れ電流を基板上
に形成されたバイポーラトランジスタ複数段で増幅する
よう構成した。第１図はＰＮ接合の逆漏れ電流右よびバ
イポーラトランジスタの出力電流の温度依存性の一例を
示す特性線図であり、図を用いてこの発明の原理とその
作用を説明する。図において、曲！１！１００はＰＮ接
合の逆漏れ電流を横軸に絶対温度の逆数をとって示す特
性白線であり、逆漏れ電流Ｉ、の対数は絶対温度の逆数
に依存して直線的に変化する（温度に対して正の）大き
な温度依存性を示す。したがってこの大きな温度依存性
を利用して共通の半導体基板上に形成されたパワーＩＣ
の過熱を検知することが可能になる。しかしながら、パ
ワーＩＣの過熱を監視する必要のある温度領域としての
１５０℃ないし１８０℃において、逆漏れ電流ＩＬの値
は極めて小さく、例えば１５０℃において７０１＾にす
ぎずミこのままではその電流値を正確に読み取ることが
できない。この発明では、バイポーラトランジスタの増
幅率にも正の温度依存性があることに着目し、パワーＩ
Ｃと共通基板上にバイポーラトランジスタ複数段からな
る逆漏れ電流の増幅回路を作り込むことにより、白線１
０１に示すように温度依存性が更に大きい出力電流■６
を得ており、例えば１５０℃において１００μ＾を超え
る出力電流が得られる。
また、増幅された逆漏れ電流ＩＥを定電流回路としての
、例えばデプレッション形ＭＯＳ電界効果トランジスタ
（以下ＭＯＳＦＥＴと略称する）の静特性の定電流領域
を利用して電圧に変換することにより、検出温度領域の
電流Ｉ、を変化の大きい電圧信号に変換でき、したがっ
てしきい値を有するバッフＴによって電圧信号が過熱温
度領域に達したか否かを判断して２値化信号を出せば、
これを利用してパワーＩＣの負荷を遮断するなどの方法
によりパワーＩＣの熱破壊事故などを未然に防止するこ
とができる。
、例えばデプレッション形ＭＯＳ電界効果トランジスタ
（以下ＭＯＳＦＥＴと略称する）の静特性の定電流領域
を利用して電圧に変換することにより、検出温度領域の
電流Ｉ、を変化の大きい電圧信号に変換でき、したがっ
てしきい値を有するバッフＴによって電圧信号が過熱温
度領域に達したか否かを判断して２値化信号を出せば、
これを利用してパワーＩＣの負荷を遮断するなどの方法
によりパワーＩＣの熱破壊事故などを未然に防止するこ
とができる。
さらに、互いに検出温度の異なる上記構成の過熱検出回
路２組とヒステリシス回路とを組み合わせ、報知信号の
発信と停止との間に所定の温度幅を持たせるよう構成す
れば、負荷の変動等によってパワーＩＣに生ずる短時間
の温度変化に対して報知信号が繰り返し出力されること
を防止できるので、このような負荷変動による温度変化
を過熱状態と誤認して負荷遮断を行うなどの不都合を排
除して信頼性の高い過熱検出を行うことができる。
路２組とヒステリシス回路とを組み合わせ、報知信号の
発信と停止との間に所定の温度幅を持たせるよう構成す
れば、負荷の変動等によってパワーＩＣに生ずる短時間
の温度変化に対して報知信号が繰り返し出力されること
を防止できるので、このような負荷変動による温度変化
を過熱状態と誤認して負荷遮断を行うなどの不都合を排
除して信頼性の高い過熱検出を行うことができる。
な右、パワーＩＣのように電源電圧の高い半導体集積回
路に過熱検出回路を内蔵させる場合、逆バイアスされる
例えばＰＮ接合に加える電源電圧も高くなり、本来接合
部分にのみ形成されるべき空乏層が配線層の下にまで広
がってしまい、これが原因でＰＮ接合の逆漏れ電流が理
想ダイオードの特性から大幅に外れてしまうという問題
が発生する。前述の手段においては、配線層の半導体基
板側にチャンネルストッパ等の導電層を設けて電源電圧
を与えることにより、空乏層を遮断してその広がりを防
止することができるので、逆漏れ電流の不要な増加と、
これに基づく検出温度の誤判断を防ぎ、信頼性の高い過
熱検出を行うことができる。
路に過熱検出回路を内蔵させる場合、逆バイアスされる
例えばＰＮ接合に加える電源電圧も高くなり、本来接合
部分にのみ形成されるべき空乏層が配線層の下にまで広
がってしまい、これが原因でＰＮ接合の逆漏れ電流が理
想ダイオードの特性から大幅に外れてしまうという問題
が発生する。前述の手段においては、配線層の半導体基
板側にチャンネルストッパ等の導電層を設けて電源電圧
を与えることにより、空乏層を遮断してその広がりを防
止することができるので、逆漏れ電流の不要な増加と、
これに基づく検出温度の誤判断を防ぎ、信頼性の高い過
熱検出を行うことができる。
以下この発明を実施例に基づいて説明する。
第２図は第１の発明の実施例であるパワーＩＣの過熱検
出回路の構成を示す接続図であり、図示しないパワーＩ
Ｃと共通の半導体基板上に形成されるものである。図に
おいて、ｌは逆バイアス電圧Ｖｅｉｌが印加されるＰＮ
接合としてのダイオードであり、その逆漏れ電流ＩＬは
バイポーラトランジスタとしてのＮＰＮ ）ランジスタ
２Ａ、２Ｂおよび２Ｃからなる３段増幅回路２によって
増幅され、ＮＰＮ ）ランジスタ２Ｃのエミッタ側に増
幅された逆漏れ電流Ｉ、が出力される。３はＮＰＮ）ラ
ンジスタ２Ｃのエミッタ側にドレーンが接続された定電
流回路としてのデプレッション型ＭＯＳＦＥＴであり、
その静特性の定電流領域を利用して検出温度近傍の電流
ＩＥをＭＯＳＦＥＴ３の電位降下としての電圧信号ｖＩ
）に変換する。また、この電圧信号ＶＤはスレッショル
ド電圧ＶＬｈを有する大振幅増回路からなるバフファ４
に入力され、電圧信号Ｖｏがスレッショルド電圧ｖｔｈ
を超えたとき、パワーＩＣの温度が過熱温度領域に達し
たものと判断して２値化された信号を出力す−るよう構
成され、ＭＯＳＦＥＴ３と併せて判断回ａ５が形成され
る。
出回路の構成を示す接続図であり、図示しないパワーＩ
Ｃと共通の半導体基板上に形成されるものである。図に
おいて、ｌは逆バイアス電圧Ｖｅｉｌが印加されるＰＮ
接合としてのダイオードであり、その逆漏れ電流ＩＬは
バイポーラトランジスタとしてのＮＰＮ ）ランジスタ
２Ａ、２Ｂおよび２Ｃからなる３段増幅回路２によって
増幅され、ＮＰＮ ）ランジスタ２Ｃのエミッタ側に増
幅された逆漏れ電流Ｉ、が出力される。３はＮＰＮ）ラ
ンジスタ２Ｃのエミッタ側にドレーンが接続された定電
流回路としてのデプレッション型ＭＯＳＦＥＴであり、
その静特性の定電流領域を利用して検出温度近傍の電流
ＩＥをＭＯＳＦＥＴ３の電位降下としての電圧信号ｖＩ
）に変換する。また、この電圧信号ＶＤはスレッショル
ド電圧ＶＬｈを有する大振幅増回路からなるバフファ４
に入力され、電圧信号Ｖｏがスレッショルド電圧ｖｔｈ
を超えたとき、パワーＩＣの温度が過熱温度領域に達し
たものと判断して２値化された信号を出力す−るよう構
成され、ＭＯＳＦＥＴ３と併せて判断回ａ５が形成され
る。
第３図は第２図に示す回路の動作説明図であり、１１１
１ｉ？１１１０１１ＭＯＳＦＥＴｌ）静特性としチッｖ
１１−Ｉ＋）特性曲線、曲！！１２１．１２２．１２３
．１２４．１２５は３段増幅された逆漏れ電流ＩＩの温
度ＴからＴ、にふける電圧特性白線である。図において
、ＭＯＳＦＥＴは印加するドレーン電圧ｖＩＩを零から
徐々に増加すると ドレーン電＆ｔ、が最初急増し、ピ
ンチオフ電圧を超えた時点で■。は定電流（図の場合３
０μ＾）に安定する。一方、ＮＰＮ ）ランジスタ２Ｃ
の出力エミッタ電流■６は温度がＴ、からＴ。
１ｉ？１１１０１１ＭＯＳＦＥＴｌ）静特性としチッｖ
１１−Ｉ＋）特性曲線、曲！！１２１．１２２．１２３
．１２４．１２５は３段増幅された逆漏れ電流ＩＩの温
度ＴからＴ、にふける電圧特性白線である。図において
、ＭＯＳＦＥＴは印加するドレーン電圧ｖＩＩを零から
徐々に増加すると ドレーン電＆ｔ、が最初急増し、ピ
ンチオフ電圧を超えた時点で■。は定電流（図の場合３
０μ＾）に安定する。一方、ＮＰＮ ）ランジスタ２Ｃ
の出力エミッタ電流■６は温度がＴ、からＴ。
に向けて上昇するにともなって曲線がＩｔの大きい側に
ほぼ平行移動する形で上昇する。第２図の過熱検出回路
の場合、ＭＯＳＦＥＴ３に流入するドレーン電流Ｉ。は
ＮＰＮ ）ランジスタ２Ｃのエミッタ電流Ｉゆに他な
らないので、ＭＯＳＦＥＴ３にエミッタ電流Ｉｔが流れ
ることによって生ずるＭＯＳＦＥＴの電位降下、いいか
えればＭＯＳＦＥＴのドレーン電圧ｖ１は、油、１１１
１１０と各温度における面線１２１から１２５との各文
点で決まり、パワーＩＣの温度がＴ、、 Ｔ、。 Ｔ３
と低い領域では曲１１１２１、１２２．１２３は曲線１
１０の立ち上り部分と交差して極めて低いドレーン電圧
Ｖ１． Ｖ２． Ｖ３に変換されるのに対し、温度
Ｔ４およびＴ、においでは、曲線１２４および１２５が
曲線１１０の定電流領域と交差して大きなドレーン電圧
Ｖ−，Ｖｓに変換される。
ほぼ平行移動する形で上昇する。第２図の過熱検出回路
の場合、ＭＯＳＦＥＴ３に流入するドレーン電流Ｉ。は
ＮＰＮ ）ランジスタ２Ｃのエミッタ電流Ｉゆに他な
らないので、ＭＯＳＦＥＴ３にエミッタ電流Ｉｔが流れ
ることによって生ずるＭＯＳＦＥＴの電位降下、いいか
えればＭＯＳＦＥＴのドレーン電圧ｖ１は、油、１１１
１１０と各温度における面線１２１から１２５との各文
点で決まり、パワーＩＣの温度がＴ、、 Ｔ、。 Ｔ３
と低い領域では曲１１１２１、１２２．１２３は曲線１
１０の立ち上り部分と交差して極めて低いドレーン電圧
Ｖ１． Ｖ２． Ｖ３に変換されるのに対し、温度
Ｔ４およびＴ、においでは、曲線１２４および１２５が
曲線１１０の定電流領域と交差して大きなドレーン電圧
Ｖ−，Ｖｓに変換される。
したがって、温度Ｔ、ｉｉよびＴ、が過熟検出温度に対
応するよう過熱検出回路を構成してふくことにより、過
熱検出温度領域Ｔ４ないしＴ５において僅かな温度変化
を大きな電圧変化に変換することが可能になる。すなわ
ち、バッファ４に設定するしきい値ＶＬｈを例えばＶ：
に設定しておくことによりＭＯＳＦＥＴの ドレーン電
圧Ｖ、がｖｔｈを超えたとき、バッファ４がドレーン電
圧Ｖ、を反転した低レベルの信号Ｖ ＊ ｕ ｔを出力
することにより、パワーＩＣの温度が過熱検出温度に到
達したことを検出することができる。すなわち、バッフ
Ｔ４の出力信号ｖ、ｕＬがレベルＩｃ高電位）からレベ
ル０（低電位）に変化したとき、このレベルＯの信号に
よってパワーＩＣの負荷回路を遮断するなど の保護
操作を行うことにより、パワーＩＣの熱破壊事故を未然
に防止することができる。
応するよう過熱検出回路を構成してふくことにより、過
熱検出温度領域Ｔ４ないしＴ５において僅かな温度変化
を大きな電圧変化に変換することが可能になる。すなわ
ち、バッファ４に設定するしきい値ＶＬｈを例えばＶ：
に設定しておくことによりＭＯＳＦＥＴの ドレーン電
圧Ｖ、がｖｔｈを超えたとき、バッファ４がドレーン電
圧Ｖ、を反転した低レベルの信号Ｖ ＊ ｕ ｔを出力
することにより、パワーＩＣの温度が過熱検出温度に到
達したことを検出することができる。すなわち、バッフ
Ｔ４の出力信号ｖ、ｕＬがレベルＩｃ高電位）からレベ
ル０（低電位）に変化したとき、このレベルＯの信号に
よってパワーＩＣの負荷回路を遮断するなど の保護
操作を行うことにより、パワーＩＣの熱破壊事故を未然
に防止することができる。
なお、第２図の回路に右ける過熱検出温度の調整は、Ｐ
Ｎ接合１の接合面積の決め方、ＮＰＮ）ランジスタ２の
電流増幅率や増幅段数の決め方、デプレッション形ＭＯ
ＳＦＥＴ３の飽和電流値の選び方などによってあらかじ
め任意に設定でき、かつバッファ４のしきい値Ｖｔｈの
調整によって変更が可能であるなどプレキシビリティの
大きい過熱検出回路を構成することが可能であり、実用
上５０℃から２００℃を超える温度まで自由かつ高精度
に過熱検出温度を設定できる過熱検出回路を得ることが
できる。
Ｎ接合１の接合面積の決め方、ＮＰＮ）ランジスタ２の
電流増幅率や増幅段数の決め方、デプレッション形ＭＯ
ＳＦＥＴ３の飽和電流値の選び方などによってあらかじ
め任意に設定でき、かつバッファ４のしきい値Ｖｔｈの
調整によって変更が可能であるなどプレキシビリティの
大きい過熱検出回路を構成することが可能であり、実用
上５０℃から２００℃を超える温度まで自由かつ高精度
に過熱検出温度を設定できる過熱検出回路を得ることが
できる。
上述の実施例においては、過熱検出回路を僅か６点の構
成素子で構成してＰＮ接合の微弱な逆漏れ電流の温度依
存性を大きな２値化信号に変換して出力できるとともに
、パワーＩＣの製造プロセスを利用して過熱検出回路を
共通の半導体基板上に容易に形成することができる。ま
た、微弱ながら大きな温度依存性を有するＰＮ接合の逆
漏れ電流を、Ｎ Ｐ Ｎ ）ランジスタの増幅率の温度
依存性を利用して増幅し、かつデプレッション型ＭＯＳ
ＦＥＴの定電流特性を利用して過熱検出温度領域のみを
大きな電圧変化に変換し、これをしきい値を有するバッ
ファにより符号化された信号に変換して出力するよう構
成したことにより、ＰＮ接合の逆漏れ電流が微弱である
ことによる信号処理の技術的困難性を巧みに解決でき、
過熱温度を精度よく検出することができる。
成素子で構成してＰＮ接合の微弱な逆漏れ電流の温度依
存性を大きな２値化信号に変換して出力できるとともに
、パワーＩＣの製造プロセスを利用して過熱検出回路を
共通の半導体基板上に容易に形成することができる。ま
た、微弱ながら大きな温度依存性を有するＰＮ接合の逆
漏れ電流を、Ｎ Ｐ Ｎ ）ランジスタの増幅率の温度
依存性を利用して増幅し、かつデプレッション型ＭＯＳ
ＦＥＴの定電流特性を利用して過熱検出温度領域のみを
大きな電圧変化に変換し、これをしきい値を有するバッ
ファにより符号化された信号に変換して出力するよう構
成したことにより、ＰＮ接合の逆漏れ電流が微弱である
ことによる信号処理の技術的困難性を巧みに解決でき、
過熱温度を精度よく検出することができる。
第４図は、第２の発明の実施例である過熱検出回路を示
す回路構成図、第５図は第４図の過熱検出回路の動作を
説明するためのタイムチャートである。第４図において
、過熱検出回路は第１の実施例と同様に構成された第１
の検出回路１０と、これにＮＰＮ）ランジスタ２Ｄを追
加した４段増幅回路１２を有する第２の検出回路１１と
、両検出回路の出力信号Ｖｌ１１およびＶ、を入力信号
とするヒステリシス回路２０とで構成される。なお、ヒ
ステリシス回路２０は、第２の検出回路１１の出力Ｖ１
１を反転して出力するインバータ１３と、第１の検出回
路１０の出力ｖ１゜をセット信号、インバータ１３の出
力Ｖ１３をリセット信号として受けて、合成出力Ｖｘお
よび反転出力ｖＸを出力する相互にフィードバック結合
された一対のＮＰＮＤ回路１４右よび１５とで構成され
る。
す回路構成図、第５図は第４図の過熱検出回路の動作を
説明するためのタイムチャートである。第４図において
、過熱検出回路は第１の実施例と同様に構成された第１
の検出回路１０と、これにＮＰＮ）ランジスタ２Ｄを追
加した４段増幅回路１２を有する第２の検出回路１１と
、両検出回路の出力信号Ｖｌ１１およびＶ、を入力信号
とするヒステリシス回路２０とで構成される。なお、ヒ
ステリシス回路２０は、第２の検出回路１１の出力Ｖ１
１を反転して出力するインバータ１３と、第１の検出回
路１０の出力ｖ１゜をセット信号、インバータ１３の出
力Ｖ１３をリセット信号として受けて、合成出力Ｖｘお
よび反転出力ｖＸを出力する相互にフィードバック結合
された一対のＮＰＮＤ回路１４右よび１５とで構成され
る。
つぎに第４図のように構成された過熱検出回路の動作を
第５図に示すタイムチャートを参照しつつ説明する。ま
ず、第１の検出回路ｌＯのバフファ４のしきい値が過熱
検出温度Ｔｌｌに相応する値に設定される。第２の検出
回路１１のバフファ４のしきい値も上記と同じ値に設定
すると、４＆増幅回路１２の出カニミッタ電流Ｉｌが第
１の検出回路の３段増幅回路２の出力エミ１夕電流Ｉ２
より大きい分だけ第２の検出回路の検出温度ＴＬは低く
なり、両者の検出温度Ｔ、とＴｔとの間に第５図に示す
検出温度差ΔＴが設定される。
第５図に示すタイムチャートを参照しつつ説明する。ま
ず、第１の検出回路ｌＯのバフファ４のしきい値が過熱
検出温度Ｔｌｌに相応する値に設定される。第２の検出
回路１１のバフファ４のしきい値も上記と同じ値に設定
すると、４＆増幅回路１２の出カニミッタ電流Ｉｌが第
１の検出回路の３段増幅回路２の出力エミ１夕電流Ｉ２
より大きい分だけ第２の検出回路の検出温度ＴＬは低く
なり、両者の検出温度Ｔ、とＴｔとの間に第５図に示す
検出温度差ΔＴが設定される。
ここで、パワーＩＣの温度Ｔが第５図に示すように変化
したと仮定する。温度Ｔが検出温度Ｔ。
したと仮定する。温度Ｔが検出温度Ｔ。
以下である時刻ｔ１時点以前では両検出回路ｌＯおよび
１１の出力信号ＶＩＯおよびＶｌｌはレベル１ （Ｈレ
ベル）であり、したがってヒステリシス回路の反転出力
ＶＸはレベルｌ、合成出力ｖｘはレベル０を保つリセッ
ト状態となる。ＩＣの温度Ｔが時刻ｔ、で検出温度ＴＬ
に上昇すると、第２の検出回路１１はこれを検知してそ
の出力信号Ｖｌｌをレベル０に変えるが、これをインバ
ータ１３を介して受けるＮ Ａ Ｎ Ｄゲート１４．１
５の出力は変化しない。さらにｔｚ、ｔ３時点で温度Ｔ
が検出温度ＴＬ以下に下がった場合にも出力信号Ｖ、は
変化するもののヒステリシス回路の出力ｖＸおよびＶｘ
は変化しない。
１１の出力信号ＶＩＯおよびＶｌｌはレベル１ （Ｈレ
ベル）であり、したがってヒステリシス回路の反転出力
ＶＸはレベルｌ、合成出力ｖｘはレベル０を保つリセッ
ト状態となる。ＩＣの温度Ｔが時刻ｔ、で検出温度ＴＬ
に上昇すると、第２の検出回路１１はこれを検知してそ
の出力信号Ｖｌｌをレベル０に変えるが、これをインバ
ータ１３を介して受けるＮ Ａ Ｎ Ｄゲート１４．１
５の出力は変化しない。さらにｔｚ、ｔ３時点で温度Ｔ
が検出温度ＴＬ以下に下がった場合にも出力信号Ｖ、は
変化するもののヒステリシス回路の出力ｖＸおよびＶｘ
は変化しない。
ｔ４時点で温度Ｔが第１の検出回路１０の過熱検出温度
Ｔ、にまで上昇し、その出力ｖｌＩ）がレベルｌカラレ
ベル０に変化すると、これをセット端子ｓに受ける一対
のＮＡＮＤ回路はその合成出力ｖＸをレベル１に、反転
出力ｖｘをレベルＯに変化させる。この状態はｔｓ、ｔ
ａ時点、右よびｔｖ時点で温度Ｔが過熱検出温度Ｔ、を
ΔＴ以内の範囲で下回り、第１の検出回路の出力信号Ｖ
ｌｏが変化しても変化せず、信号が持続して出力され、
ｔ、時点で温度ＴがＴＬにまで低下し、これを検知した
第２の検出回路１１の出力信号がレベルｌに変化したと
き、合成出力ｖｘがＯレベルに、反転出力ｖｘがレベル
ｌに変化してリセット状態に戻る。
Ｔ、にまで上昇し、その出力ｖｌＩ）がレベルｌカラレ
ベル０に変化すると、これをセット端子ｓに受ける一対
のＮＡＮＤ回路はその合成出力ｖＸをレベル１に、反転
出力ｖｘをレベルＯに変化させる。この状態はｔｓ、ｔ
ａ時点、右よびｔｖ時点で温度Ｔが過熱検出温度Ｔ、を
ΔＴ以内の範囲で下回り、第１の検出回路の出力信号Ｖ
ｌｏが変化しても変化せず、信号が持続して出力され、
ｔ、時点で温度ＴがＴＬにまで低下し、これを検知した
第２の検出回路１１の出力信号がレベルｌに変化したと
き、合成出力ｖｘがＯレベルに、反転出力ｖｘがレベル
ｌに変化してリセット状態に戻る。
この実施例は上述のように、過熱検出回路が二つの検出
回路ｌＯおよび１１を有し、これらの検出器路のそれぞ
れの検出温度ＴＨ，ＴＬ間に設定温度差八Ｔがあり、ヒ
ステリシス回路２０がこの設定温度差ΔＴに基づいてヒ
ステリシス動作を行うので、例えば過熱検出温度近傍で
負荷が変動するなどの短時間かつ小刻みなパワーＩＣの
温度変化を温度ノイズとして排除することが可能になり
、したがって合成出力Ｖｘまたは反転出力ｖｘによって
負荷を遮断するなどの保護操作を安定して行えるととも
に、不要な保護動作が負荷回路に及ぼす悪影響やその際
生ずる電磁ノイズを減らすことができるので信頼性の高
い過熱保護回路が得られる。さらに、二つの検出回路の
検出温度を例えばＴ、＝１７０℃、 ＴＬ＝１４０℃に
設定しておけば、パワーＩＣの温度が一旦１７０℃の過
熱状態に達した場合、保護操作によって十分に安全な１
４０℃にパワーＩＣの温度が低下するまで素子をオンさ
せないというような安全度の高い過熱保護を行うことが
できる。
回路ｌＯおよび１１を有し、これらの検出器路のそれぞ
れの検出温度ＴＨ，ＴＬ間に設定温度差八Ｔがあり、ヒ
ステリシス回路２０がこの設定温度差ΔＴに基づいてヒ
ステリシス動作を行うので、例えば過熱検出温度近傍で
負荷が変動するなどの短時間かつ小刻みなパワーＩＣの
温度変化を温度ノイズとして排除することが可能になり
、したがって合成出力Ｖｘまたは反転出力ｖｘによって
負荷を遮断するなどの保護操作を安定して行えるととも
に、不要な保護動作が負荷回路に及ぼす悪影響やその際
生ずる電磁ノイズを減らすことができるので信頼性の高
い過熱保護回路が得られる。さらに、二つの検出回路の
検出温度を例えばＴ、＝１７０℃、 ＴＬ＝１４０℃に
設定しておけば、パワーＩＣの温度が一旦１７０℃の過
熱状態に達した場合、保護操作によって十分に安全な１
４０℃にパワーＩＣの温度が低下するまで素子をオンさ
せないというような安全度の高い過熱保護を行うことが
できる。
第６図は第１右よび第２の発明における過熱保護回路の
接合部分の構造例を示す断面図、第７図は比較例として
の構造を示す断面図、第８図はＰＮ接合の逆漏れ電流一
電圧特性線図である。
接合部分の構造例を示す断面図、第７図は比較例として
の構造を示す断面図、第８図はＰＮ接合の逆漏れ電流一
電圧特性線図である。
第７図に比較例として示す一般のダイオードとしてのＰ
Ｎ接合１は、ｎ形基板３２に形成した酸化膜３３の窓を
利用してＰ形拡散層３４を形成した後、りんガラス３６
を積んで窓明けを行い、金属配線層３７をｎ４拡散層３
９に電気的に接続したものである。
Ｎ接合１は、ｎ形基板３２に形成した酸化膜３３の窓を
利用してＰ形拡散層３４を形成した後、りんガラス３６
を積んで窓明けを行い、金属配線層３７をｎ４拡散層３
９に電気的に接続したものである。
このようなＰＮ接合１に逆バイアス電圧ＶＯＤを印加し
た場合、逆漏れ電流Ｉｔと逆バイアス電圧の平方根Ｊ”
ｒ；”；とは、理想的なダイオードの場合第８図に理想
白線１４０で示す特性を示す。すなわち、ＰＮ接合に逆
バイアス電圧ＶＤＩＩを印加することによって接合の基
板側に空乏層３８が形成され、この空乏層の体積に比例
した逆漏れ電流ＩＬが流れるので、理想１１１１１１１
４０は逆バイアス電圧ｖ０に対してゆるやかに増加する
傾向を示す。ところが、逆バイアス電圧Ｖｌｌｌが所定
のレベルを超えて高くなると、金属配線３７の直下のｎ
形基板表層部にも空乏層３８Ａが形成されるようになり
、空乏層３８の体積が増加することにより、第７図に示
す比較例のＰＮ接合の逆漏れ電流ＩＬは理ｍ ｄｂ ｉ
ｊｌ１４０から外れ、比較例曲線１３０に示すように急
増する。 このような特性を有する比較例のＰＮ接合を
第２図または第４図に示す過熱検出回路に使用すると、
逆バイアス電圧ｖ、ｌｌの変動によって逆漏れ電流ＩＬ
の大きさが変化し、したがって過熟検出温度が不確実に
なるという不具合が発生する。
た場合、逆漏れ電流Ｉｔと逆バイアス電圧の平方根Ｊ”
ｒ；”；とは、理想的なダイオードの場合第８図に理想
白線１４０で示す特性を示す。すなわち、ＰＮ接合に逆
バイアス電圧ＶＤＩＩを印加することによって接合の基
板側に空乏層３８が形成され、この空乏層の体積に比例
した逆漏れ電流ＩＬが流れるので、理想１１１１１１１
４０は逆バイアス電圧ｖ０に対してゆるやかに増加する
傾向を示す。ところが、逆バイアス電圧Ｖｌｌｌが所定
のレベルを超えて高くなると、金属配線３７の直下のｎ
形基板表層部にも空乏層３８Ａが形成されるようになり
、空乏層３８の体積が増加することにより、第７図に示
す比較例のＰＮ接合の逆漏れ電流ＩＬは理ｍ ｄｂ ｉ
ｊｌ１４０から外れ、比較例曲線１３０に示すように急
増する。 このような特性を有する比較例のＰＮ接合を
第２図または第４図に示す過熱検出回路に使用すると、
逆バイアス電圧ｖ、ｌｌの変動によって逆漏れ電流ＩＬ
の大きさが変化し、したがって過熟検出温度が不確実に
なるという不具合が発生する。
第６１１Ｉに示す構造では、金属配線３７の直下、酸化
膜３３とりんガラス層３６との間に導電層としてのポリ
シリコンチャネルストッパ４１を設け、これをｎ形基板
３２と同電位、すなわちＶ−を与えるよう構成しており
、これによって金属配線３７の下に延びた空乏層３８Ａ
が遮断される。その結果、空乏層３８の体積の増加は抑
制され、逆漏れ電流Ｉ１の電圧依存性を理想白線１４０
にほぼ重なる実施例白線１４１とすることができ、例え
ば逆バイアス電圧ＶＩＩＯを３２Ｖとした場合にも、第
２図における過熱検出回路の検出温度の変動を５℃以下
にまで低減することができる。
膜３３とりんガラス層３６との間に導電層としてのポリ
シリコンチャネルストッパ４１を設け、これをｎ形基板
３２と同電位、すなわちＶ−を与えるよう構成しており
、これによって金属配線３７の下に延びた空乏層３８Ａ
が遮断される。その結果、空乏層３８の体積の増加は抑
制され、逆漏れ電流Ｉ１の電圧依存性を理想白線１４０
にほぼ重なる実施例白線１４１とすることができ、例え
ば逆バイアス電圧ＶＩＩＯを３２Ｖとした場合にも、第
２図における過熱検出回路の検出温度の変動を５℃以下
にまで低減することができる。
第９図は第６図の構造の変形例を示す要部の断面図であ
り、ｎ形基板３２．その表面に形成されたｎ４拡散層３
９ ｉｉよびｎ４拡散層３９で構成されるＰＮ接合１と
ＮＰＮ）ランジスタ２Ａに対し、その金属配線層３７の
直下のｎ形基板３２０表面に ｎ°拡散形チャネルスト
ッパ５１を設けたことが第６図の構造と異なっており、
第６図の構造と同様に金属配線層３７の下に延びる空乏
層３８Ａが遮断されて、空乏層３８の体積の電圧依存性
が抑制されることにより、 ＰＮ接合１の逆漏れ電流Ｉ
、を理想曲線に一致するよう制御することができる。
り、ｎ形基板３２．その表面に形成されたｎ４拡散層３
９ ｉｉよびｎ４拡散層３９で構成されるＰＮ接合１と
ＮＰＮ）ランジスタ２Ａに対し、その金属配線層３７の
直下のｎ形基板３２０表面に ｎ°拡散形チャネルスト
ッパ５１を設けたことが第６図の構造と異なっており、
第６図の構造と同様に金属配線層３７の下に延びる空乏
層３８Ａが遮断されて、空乏層３８の体積の電圧依存性
が抑制されることにより、 ＰＮ接合１の逆漏れ電流Ｉ
、を理想曲線に一致するよう制御することができる。
なお、第９図においては、ｎ３拡散形チャネルストッパ
５１を初段のＮＰＮ ）ランジスタ２Ａのエミッタと同
時にｎ４拡散層３９の中に形成することにより、図中に
等価回路で示されるＰＮ接合のダイオードｌと、ＮＰＮ
）ランジスタ２Ａとが複合化した回路を構成しており
、過熱検出回路をパワーＩＣと共通の基板上に共通の製
造プロセスによって安価に形成できるとともに、ＮＰＮ
）ランジスタ２Ａのエミッタ電流の電源電圧依存性も
小さくすることができ、したがって検出温度に及ぼす電
源電圧の影響が排除されて、高電圧のパフ−ＩＣと同じ
電源に接続しても検出温度を精度よく検出できる構造を
有する過熱検出回路を得ることができる。
５１を初段のＮＰＮ ）ランジスタ２Ａのエミッタと同
時にｎ４拡散層３９の中に形成することにより、図中に
等価回路で示されるＰＮ接合のダイオードｌと、ＮＰＮ
）ランジスタ２Ａとが複合化した回路を構成しており
、過熱検出回路をパワーＩＣと共通の基板上に共通の製
造プロセスによって安価に形成できるとともに、ＮＰＮ
）ランジスタ２Ａのエミッタ電流の電源電圧依存性も
小さくすることができ、したがって検出温度に及ぼす電
源電圧の影響が排除されて、高電圧のパフ−ＩＣと同じ
電源に接続しても検出温度を精度よく検出できる構造を
有する過熱検出回路を得ることができる。
この発明は前述のように、逆バイアスされたＰＮ接合の
逆漏れ電流をバイポーラトランジスタで所定レベルに増
幅し、増幅された電流を判断回路の定電流回路の電位降
下に変換し、しきい値を有するバフファにより過熱温度
をこれに対応した２値化信号に変換して出力する過熱検
出回路をパワーＩＣの共通の基板上に形成するよう構成
した。
逆漏れ電流をバイポーラトランジスタで所定レベルに増
幅し、増幅された電流を判断回路の定電流回路の電位降
下に変換し、しきい値を有するバフファにより過熱温度
をこれに対応した２値化信号に変換して出力する過熱検
出回路をパワーＩＣの共通の基板上に形成するよう構成
した。
その結果、ＰＮ接合ダイオードの逆漏れ電流の大きな温
度依存性およびバイポーラトランジスタの増幅率の温度
依存性を利用してパワーＩＣの温度変化を信号、処理可
能な大きさの電流に増幅でき、かつ過熱検出温度領域の
電流を定電流回路としてのデプレッション形ＭＯＳＦＥ
Ｔの定電流領域を利用して大きな一電圧変化に変換でき
るので、従来の技術に比べて過熱検出温度である１５０
℃から１８０℃の温度領域で温度の検出感度がとくに高
い過熱検出回路が得られるとともに、回路が僅か６点の
部品で構成され、かつパワーＩＣと共通の基板上に同様
の製造プロセスによって形成されることにより、小型か
つ安価な過熱検出回路を内蔵したパワーＩＣを提供する
ことができる。
度依存性およびバイポーラトランジスタの増幅率の温度
依存性を利用してパワーＩＣの温度変化を信号、処理可
能な大きさの電流に増幅でき、かつ過熱検出温度領域の
電流を定電流回路としてのデプレッション形ＭＯＳＦＥ
Ｔの定電流領域を利用して大きな一電圧変化に変換でき
るので、従来の技術に比べて過熱検出温度である１５０
℃から１８０℃の温度領域で温度の検出感度がとくに高
い過熱検出回路が得られるとともに、回路が僅か６点の
部品で構成され、かつパワーＩＣと共通の基板上に同様
の製造プロセスによって形成されることにより、小型か
つ安価な過熱検出回路を内蔵したパワーＩＣを提供する
ことができる。
また、互いに検出温度の異なる二組の検出回路とヒステ
リシス回路とによって過熱検出回路を構成した場合には
、検出温度近傍Ｔの設計の仕方によって検出温度近傍に
右けるパワーＩＣの短周期かつ小さい温度変化を温度ノ
イズとして保護動作の対称から除外することが可能にな
り、無駄な保護動作の繰り返しが負荷回路に及ぼす悪影
響やこれに基づいて発生する電磁ノイズが排除されると
ともに、一旦温度異常が検出されたパワーＩＣはその温
度がΔＴ低い十分安全な温度に低下したことが確認され
るまで運転の再開が阻止されるので、保護動作が確実、
安定。かつ安全で信頼性の高い過熱保護回路を提供する
ことができる。
リシス回路とによって過熱検出回路を構成した場合には
、検出温度近傍Ｔの設計の仕方によって検出温度近傍に
右けるパワーＩＣの短周期かつ小さい温度変化を温度ノ
イズとして保護動作の対称から除外することが可能にな
り、無駄な保護動作の繰り返しが負荷回路に及ぼす悪影
響やこれに基づいて発生する電磁ノイズが排除されると
ともに、一旦温度異常が検出されたパワーＩＣはその温
度がΔＴ低い十分安全な温度に低下したことが確認され
るまで運転の再開が阻止されるので、保護動作が確実、
安定。かつ安全で信頼性の高い過熱保護回路を提供する
ことができる。
さらに、過熱保護回路の構造とじて、ＰＮ接合またはＮ
ＰＮ）ランジスタの金属配線の直下に導電層としてのチ
ャネルストフパを設けるよう構成すれば、撓合−下部の
空乏層が金属配線下に広がることを阻止できるので、Ｐ
Ｎ接合の逆漏れ電流やＮ Ｐ Ｎ ）ランジスタのエミ
ッタ電流等の電圧依存性が排除され、したがって電圧の
高いパワーＩＣの共通の基板上に過熱検出回路を形成し
ても電圧依存性や電圧の変動による検出温度の変動が阻
止され、例えば電源電圧を３２Ｖとした場合でも過熱検
出温度の変動を５℃以下に保持できる信頼性の高い過熱
検出回路を内蔵したパフ−ＩＣ等のパワーデバイスを提
供することができる。
ＰＮ）ランジスタの金属配線の直下に導電層としてのチ
ャネルストフパを設けるよう構成すれば、撓合−下部の
空乏層が金属配線下に広がることを阻止できるので、Ｐ
Ｎ接合の逆漏れ電流やＮ Ｐ Ｎ ）ランジスタのエミ
ッタ電流等の電圧依存性が排除され、したがって電圧の
高いパワーＩＣの共通の基板上に過熱検出回路を形成し
ても電圧依存性や電圧の変動による検出温度の変動が阻
止され、例えば電源電圧を３２Ｖとした場合でも過熱検
出温度の変動を５℃以下に保持できる信頼性の高い過熱
検出回路を内蔵したパフ−ＩＣ等のパワーデバイスを提
供することができる。
【図面の簡単な説明】
第１図はこの発明の原理を説明するための逆漏れ電流対
温度特性線図、第２図は第１の発明の実施例である過熱
検出回路を示す回路構成図、第３図はその実施例の動作
を示す説明図、第４図は第２の発明の実施例を示す回路
構成図、第５図はその実施例の動作を説明するためのタ
イムチャート、第６１１Ｉは第１および第２の発明の構
造を示す要部の断面図、第７図は比較例の構造を示す要
部の断面図、第８図は第６１１Ｉの構造右よび比較例の
逆漏れ電流特性を示す特性線図、第９図は第６図の変形
例を示す断面図、第１０図は従来技術の一例を示す回路
構成図、第１１図は従来技術の原理を説明するためのバ
イポーラトランジスタのＶ、対温度特性線図である。 １−Ｐ Ｎ接合、２ Ａ、 ２ Ｂ、 ２ Ｃ，２
Ｄ、 ９１−ＮＰＮ）ランジスタ（バイポーラトランジ
スタ）、２−３段増幅回路、３− デプレッション形
ＭＯＳＦＥ中（定電流回路） 、４− Ｌきい値Ｖｔｈ
を有するバッファ、５−判断回路、１０−・過熱検出回
路（第１の検出回路）、１１−・−第２の検出側Ｌ１２
−４段増幅回路、１３−インバータ、１４．１５−Ｎ
Ａ ＮＤ回路、２０− ヒステリシス回路、３２−ｎ
形基板（第２ＯＮ ） 、３４−Ｐ形波散層（第１の層
）、３フー 金属配線層、３８．３８Ａ−・−空乏層
、４１− ポリシリコンチャネルストッパ、３９−ｎ
”拡散層、５１−ｎ ”拡散形チャネルストッパ、９２
．９ｔ−ニオベアンプ、ＩＬ−逆漏れ電流、Ｖ＠ −電
位降下、Ｔ−・温度、Ｖ、、Ｌ、 ＶＸ、 ＶＸ 出
力信号。 乙へ ４−温度 （”Ｃ） −一 °°°＼ ０ＰＡ １ ＼ 入 出力電流（ＩＥ）１絶対温度
の逆数 １０００／Ｔ （Ｋ−）１７過熱検出回路 １１い２Ａ１ １ にＩ ／ Ｉ （定電流回路） 増Ｍ″″ｌ ／ １ｍ
Ｉ
＼１−−−””１ ｍ−−ぜ゜。 ＶＸ ｙ× １ ノ”ｉｉｑ−ｌｃ（７） １１１１ ■ ； ＼ −１昼１１＋ｌＩ Ｉ＋ 時間を → で６ ′１１，３２，３３，３４，３７，３８，４１３
−８Ａ）ツノ （（（（ ↓ 〜Ｖ 噛実施例曲線 ■ 逆バイアス電圧 西ｂｏ （Ｖ） ３６５１３３３９３４ 、ｎ７３８５１３８Ａ（（〕
（（（）（
温度特性線図、第２図は第１の発明の実施例である過熱
検出回路を示す回路構成図、第３図はその実施例の動作
を示す説明図、第４図は第２の発明の実施例を示す回路
構成図、第５図はその実施例の動作を説明するためのタ
イムチャート、第６１１Ｉは第１および第２の発明の構
造を示す要部の断面図、第７図は比較例の構造を示す要
部の断面図、第８図は第６１１Ｉの構造右よび比較例の
逆漏れ電流特性を示す特性線図、第９図は第６図の変形
例を示す断面図、第１０図は従来技術の一例を示す回路
構成図、第１１図は従来技術の原理を説明するためのバ
イポーラトランジスタのＶ、対温度特性線図である。 １−Ｐ Ｎ接合、２ Ａ、 ２ Ｂ、 ２ Ｃ，２
Ｄ、 ９１−ＮＰＮ）ランジスタ（バイポーラトランジ
スタ）、２−３段増幅回路、３− デプレッション形
ＭＯＳＦＥ中（定電流回路） 、４− Ｌきい値Ｖｔｈ
を有するバッファ、５−判断回路、１０−・過熱検出回
路（第１の検出回路）、１１−・−第２の検出側Ｌ１２
−４段増幅回路、１３−インバータ、１４．１５−Ｎ
Ａ ＮＤ回路、２０− ヒステリシス回路、３２−ｎ
形基板（第２ＯＮ ） 、３４−Ｐ形波散層（第１の層
）、３フー 金属配線層、３８．３８Ａ−・−空乏層
、４１− ポリシリコンチャネルストッパ、３９−ｎ
”拡散層、５１−ｎ ”拡散形チャネルストッパ、９２
．９ｔ−ニオベアンプ、ＩＬ−逆漏れ電流、Ｖ＠ −電
位降下、Ｔ−・温度、Ｖ、、Ｌ、 ＶＸ、 ＶＸ 出
力信号。 乙へ ４−温度 （”Ｃ） −一 °°°＼ ０ＰＡ １ ＼ 入 出力電流（ＩＥ）１絶対温度
の逆数 １０００／Ｔ （Ｋ−）１７過熱検出回路 １１い２Ａ１ １ にＩ ／ Ｉ （定電流回路） 増Ｍ″″ｌ ／ １ｍ
Ｉ
＼１−−−””１ ｍ−−ぜ゜。 ＶＸ ｙ× １ ノ”ｉｉｑ−ｌｃ（７） １１１１ ■ ； ＼ −１昼１１＋ｌＩ Ｉ＋ 時間を → で６ ′１１，３２，３３，３４，３７，３８，４１３
−８Ａ）ツノ （（（（ ↓ 〜Ｖ 噛実施例曲線 ■ 逆バイアス電圧 西ｂｏ （Ｖ） ３６５１３３３９３４ 、ｎ７３８５１３８Ａ（（〕
（（（）（
Claims (1)
- 【特許請求の範囲】 １）パワーＩＣと共通の基板上に形成されてパワーＩＣ
の過熱を検出する回路であって、逆バイアスされた接合
と、この接合の温度によって変化する逆漏れ電流を所定
レベルに増幅するバイポーラトランジスタと、増幅され
た電流を定電流回路の電位降下として検出し検出電圧値
があらかじめ定まる所定レベルを超えたとき前記パワー
ＩＣが過熱温度に達したものと判断して信号を発する判
断回路とを備えてなることを特徴とするパワーＩＣの過
熱検出回路。 ２）パワーＩＣと共通の基板上に形成されてパワーＩＣ
の過熱を検出する回路であって、逆バイアスされた接合
と、この接合の温度によって変化する逆漏れ電流を所定
レベルに増幅するバイポーラトランジスタと、増幅され
た電流を定電流回路の電位降下として検出し検出電圧値
があらかじめ定まる所定レベルを超えたとき信号を発す
る判断回路とを有する互いに検出温度の異なる一対の検
出回路からなり、検出温度が過熱温度領域にある第１の
検出回路、および第１の検出回路より所定レベル検出温
度が低い第２の検出回路と、前記パワーＩＣの温度上昇
時には前記第１の検出回路の検出温度を超えたことをそ
の出力信号により検知して過熱を報知する信号を出力し
、温度の下降時には前記第２の検出回路の検出温度以下
に低下したことをその出力信号により検知するまで前記
過熱を報知する信号を持続して出力するヒステリシス回
路とを備えてなることを特徴とするパワーＩＣの過熱検
出回路。 ３）逆バイアスされた接合が形成される半導体表面にお
いて、前記接合を形成する第１の層に接続された配線層
と前記接合を形成する第２の層との間に導電性を有する
第３の層を設け、この第３の層を前記第２の層に電気的
に接続してなることを特徴とする請求項１または２記載
のパワーＩＣの過熱検出回路の構造。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/553,340 US5070322A (en) | 1989-07-19 | 1990-07-17 | An overheating detection circuit including a reversely biased junction having a temperature dependent reverse leakage current for detecting overheating of a power integrated circuit |
| DE69031740T DE69031740T2 (de) | 1989-07-19 | 1990-07-18 | Übertemperatur-Detektorschaltung zur Verwendung mit einer integrierten Leistungsschaltung |
| EP94105190A EP0617497B1 (en) | 1989-07-19 | 1990-07-18 | Overheating detection circuit for use with a power integrated circuit |
| EP90113792A EP0409214B1 (en) | 1989-07-19 | 1990-07-18 | Overheating detection circuit for use with a power integrated circuit |
| DE69024121T DE69024121T2 (de) | 1989-07-19 | 1990-07-18 | Übertemperatur-Detektorschaltung zur Verwendung mit einer integrierten Leistungsschaltung |
| KR1019900010934A KR0138646B1 (ko) | 1989-07-19 | 1990-07-19 | 전력 ic 의 과열검출회로 및 그 구조 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18695189 | 1989-07-19 | ||
| JP1-186951 | 1989-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03148861A true JPH03148861A (ja) | 1991-06-25 |
| JP2794880B2 JP2794880B2 (ja) | 1998-09-10 |
Family
ID=16197581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2053086A Expired - Lifetime JP2794880B2 (ja) | 1989-07-19 | 1990-03-05 | パワーｉｃの過熱検出回路とその構造 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0617497B1 (ja) |
| JP (1) | JP2794880B2 (ja) |
| KR (1) | KR0138646B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007054623A (ja) * | 2005-08-22 | 2007-03-08 | Siemens Ag | ディジタル画像データにおけるコントラスト増強された血管の識別方法 |
| JP2009145170A (ja) * | 2007-12-13 | 2009-07-02 | Fuji Electric Device Technology Co Ltd | 温度センサ回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998012815A1 (de) * | 1996-09-18 | 1998-03-26 | Siemens Aktiengesellschaft | Temperaturgeschütztes elektrisches schalter-bauelement |
| DE69839469D1 (de) * | 1997-02-19 | 2008-06-26 | Nxp Bv | Leistungshalbleiterbauelemente mit einem temperatursensorschaltkreis |
| DE19743253A1 (de) * | 1997-09-30 | 1999-04-08 | Siemens Ag | Verfahren zum Schutz von Schaltungskomponenten einer integrierten Schaltung gegen zu hohe Betriebstemperaturen sowie entsprechend ausgelegte Schutzschaltung |
| KR100900266B1 (ko) * | 2007-06-26 | 2009-05-29 | (주)태진기술 | 과열방지회로 |
| US11213448B2 (en) | 2017-07-31 | 2022-01-04 | Allen Medical Systems, Inc. | Rotation lockout for surgical support |
| US20220140826A1 (en) * | 2020-10-29 | 2022-05-05 | Texas Instruments Incorporated | Temperature control for power devices |
| US20230006666A1 (en) * | 2021-06-30 | 2023-01-05 | Texas Instruments Incorporated | Temperature sensors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583394A (ja) * | 1981-06-29 | 1983-01-10 | Toshiba Corp | 圧電振動子の製造方法 |
| JPS59223802A (ja) * | 1983-06-02 | 1984-12-15 | Ricoh Co Ltd | 温度コントロ−ル装置 |
| JPS61279901A (ja) * | 1985-06-05 | 1986-12-10 | Chino Corp | 調節計 |
| JPS6271827A (ja) * | 1985-09-26 | 1987-04-02 | Seiko Epson Corp | 温度検出回路 |
| JPS63211664A (ja) * | 1987-02-27 | 1988-09-02 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4345218A (en) * | 1980-09-08 | 1982-08-17 | National Semiconductor Corporation | Two stage thermal shutdown |
| US4730228A (en) * | 1986-03-21 | 1988-03-08 | Siemens Aktiengesellschaft | Overtemperature detection of power semiconductor components |
-
1990
- 1990-03-05 JP JP2053086A patent/JP2794880B2/ja not_active Expired - Lifetime
- 1990-07-18 EP EP94105190A patent/EP0617497B1/en not_active Expired - Lifetime
- 1990-07-19 KR KR1019900010934A patent/KR0138646B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583394A (ja) * | 1981-06-29 | 1983-01-10 | Toshiba Corp | 圧電振動子の製造方法 |
| JPS59223802A (ja) * | 1983-06-02 | 1984-12-15 | Ricoh Co Ltd | 温度コントロ−ル装置 |
| JPS61279901A (ja) * | 1985-06-05 | 1986-12-10 | Chino Corp | 調節計 |
| JPS6271827A (ja) * | 1985-09-26 | 1987-04-02 | Seiko Epson Corp | 温度検出回路 |
| JPS63211664A (ja) * | 1987-02-27 | 1988-09-02 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007054623A (ja) * | 2005-08-22 | 2007-03-08 | Siemens Ag | ディジタル画像データにおけるコントラスト増強された血管の識別方法 |
| JP2009145170A (ja) * | 2007-12-13 | 2009-07-02 | Fuji Electric Device Technology Co Ltd | 温度センサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0617497B1 (en) | 1997-11-19 |
| EP0617497A1 (en) | 1994-09-28 |
| JP2794880B2 (ja) | 1998-09-10 |
| KR910003804A (ko) | 1991-02-28 |
| KR0138646B1 (ko) | 1998-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5355123A (en) | Overheating detection circuit for detecting overheating of a power device | |
| US5070322A (en) | An overheating detection circuit including a reversely biased junction having a temperature dependent reverse leakage current for detecting overheating of a power integrated circuit | |
| US8780517B2 (en) | Semiconductor apparatus and temperature detection circuit | |
| US4971921A (en) | Semiconductor device and method of manufacturing the same | |
| US5378936A (en) | Voltage level detecting circuit | |
| US9666505B1 (en) | Power MOS transistor die with temperature sensing function and integrated circuit | |
| CN102788949A (zh) | 具有侦测制程边界角与极端温度的电路 | |
| US5349336A (en) | Overheating detection circuit for detecting overheating of a power device | |
| US7980759B2 (en) | Temperature sensing circuit for low voltage operation | |
| JPH03148861A (ja) | パワーｉｃの過熱検出回路とその構造 | |
| KR101774299B1 (ko) | 온도 연기 복합 경보장치 및 그에 구비되는 연기 센서 | |
| JPH0878494A (ja) | 集積回路上の温度検出器 | |
| JP3132587B2 (ja) | パワーデバイスの過熱検出回路 | |
| EP0409214B1 (en) | Overheating detection circuit for use with a power integrated circuit | |
| Hou et al. | A 4H-SiC BJT as a switch for on-chip integrated UV photodiode | |
| US20150270254A1 (en) | Hemt temperature sensor | |
| EP0488088B1 (en) | Overheating detection circuit for detecting overheating of a power device | |
| US20020096739A1 (en) | Semiconductor device | |
| CN114353976A (zh) | 温度检测电路 | |
| KR100708307B1 (ko) | 전력반도체 소자의 온도 모니터링 시스템 및 그 방법 | |
| US7837384B2 (en) | Process-invariant low-quiescent temperature detection circuit | |
| JP3198820B2 (ja) | 温度検出装置 | |
| US6566721B2 (en) | Semiconductor device | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JPH11340459A (ja) | 温度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |