KR100900266B1 - 과열방지회로 - Google Patents

과열방지회로 Download PDF

Info

Publication number
KR100900266B1
KR100900266B1 KR1020070062717A KR20070062717A KR100900266B1 KR 100900266 B1 KR100900266 B1 KR 100900266B1 KR 1020070062717 A KR1020070062717 A KR 1020070062717A KR 20070062717 A KR20070062717 A KR 20070062717A KR 100900266 B1 KR100900266 B1 KR 100900266B1
Authority
KR
South Korea
Prior art keywords
current
overheat
bias
voltage
output
Prior art date
Application number
KR1020070062717A
Other languages
English (en)
Other versions
KR20080113802A (ko
Inventor
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020070062717A priority Critical patent/KR100900266B1/ko
Publication of KR20080113802A publication Critical patent/KR20080113802A/ko
Application granted granted Critical
Publication of KR100900266B1 publication Critical patent/KR100900266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature

Abstract

본 발명은 과열방지회로에 관한 것으로서, 보다 상세하게는 전원공급 집적회로인 전압 레귤레이터가 고정된 출력 전원을 전달하는 경우에 칩 자체에서 발생하는 열로 인하여 오작동 및 칩 파손되는 것을 방지하도록 하는 전압 레귤레이터에 사용하는 과열방지회로에 관한 것으로서, 바이어스저항의 양 단자와 과열감지트랜지스터의 베이스 및 에미터 단자를 각각 연결하여 구성하고 전류거울과 바이어스 전압을 같이 연결하여 구성하며 과열감지출력전압을 피드백하여 전류거울에서 생성된 전류를 제어하도록 하여 더 큰 전류를 입력시켜 흐르게 구성함으로써 과열방지온도에 도달하게 되는 경우 전압 레귤레이터의 동작을 정지(shutdown)시킴에 있어 빠른 동작 속도와 견실한 정지 기능을 갖게 하고 칩 패키지화함에 있어 간단한 회로 설계로 칩 크기의 소형화 및 비용절감에 효과가 있다.
과열방지회로, 바이어스저항, 과열감지트랜지스터, 전류증폭, 트리거.

Description

과열방지회로{OVERHEAT PROTECTION CIRCUIT OF A REGULATOR}
도 1은 본 발명에 따른 과열방지회로에 대한 일실시 예를 보여주는 블록구성도,
도 2는 본 발명에 따른 과열방지회로에 대한 다른 일실시 예를 보여주는 블록구성도,
도 3은 본 발명에 따른 과열방지회로에 대한 일실시 예를 보여주는 구성회로도이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10 : 바이어스 회로 20 : 전류생성부
30 : 과열감지부 31 : 바이어스저항
32 : 과열감지트랜지스터 40 : 출력부
50 : 트리거신호발생부 51 : 출력제어용 인버터
60 : 전류증폭부
본 발명은 과열방지회로에 관한 것으로서, 보다 상세하게는 전원공급 집적회로인 전압 레귤레이터가 고정된 출력 전원을 전달하는 경우에 칩 자체에서 발생하는 열로 인하여 오작동 및 칩 파손을 방지하도록 하는 전압 레귤레이터에 사용하는 과열방지회로에 관한 것이다.
일반적으로, 집적회로가 실제로 상품이 되기 위해서는 패키지에 조립이 되는데, 패키지의 기본 특성에 의해 집적회로의 접합부와 외부 환경 사이에는 열저항(Junction-to-Ambient Thermal Resistance)이 존재하게 되고 이러한 열저항에 의해 칩의 온도가 결정된다.
특히, 레귤레이터와 같은 전원 집적회로의 경우에는 출력에 고정된 전력을 전달하기 위해 입력되는 전력을 제한하는 과정에서 많은 전력이 발열의 형태로 소모된다. 이러한 집적회로 자체에서 소모되는 전력에 의하여 칩의 온도가 올라가 열 파괴가 일어날 수 있는 문제가 있다.
따라서, 전원 집적회로인 전압 레귤레이터의 칩이 파괴되거나 정상동작하기 어려운 칩 온도에 도달하면 칩의 동작을 빠른 속도로 중지시킴과 동시에 확실하고 안정적으로 중지시킬 필요가 있고, 다시 온도가 떨어지면 정상 동작을 시작하도록 할 필요가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 칩 과열 온도를 감지하여 빠르게 반응하도록 감지회로를 구성하고, 시스템의 동작 중지시킴에 있어 반응동작의 견실성과 안정성을 확보함과 동시에 비용 절감 효과를 갖도록 간단한 회로로 구성한 과열방지회로를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 과열방지회로는, 전압 레귤레이터에 사용되는 과열방지 회로에 있어서, 상기 전압 레귤레이터를 구동하는 바이어스 전압을 공급받아 구동 전압을 공급하는 바이어스 회로와; 상기 바이어스 회로에서 구동 전압을 입력받아 일정 전류를 생성하는 전류생성부와; 상기 전류생성부와 연결되어 일정 전류를 입력받고 온도변화를 감지하여 특정 온도 이상에서 동작하도록 하는 과열감지부와; 상기 전류생성부와 연결되어 구성된 제1 전류거울에 의하여 생성된 출력전류와 상기 바이어스 회로에서 입력되는 구동전압에 의하여 결정되는 과열방지신호를 출력하는 출력부;로 이루어진다.
상기 과열감지부는 상기 전류생성부에서 생성한 일정 전류에 의하여 특정 전압이 고정되도록 하는 바이어스저항과; 상기 바이어스저항의 양 단자와 베이스 및 에미터 단자를 각각 연결함으로써 온도 변화에 따라 변하는 구동 전압을 상기 바이어스저항의 양단 전압과 동일하도록 고정한 과열감지트랜지스터;를 포함하여 구성하는 것을 특징으로 한다.
본 발명에 따른 과열방지회로는 전압 레귤레이터에 사용되는 과열방지 회로에 있어서, 상기 전압 레귤레이터를 구동하는 바이어스 전압을 공급받아 구동 전압을 공급하는 바이어스 회로와; 상기 바이어스 회로에서 구동 전압을 입력받아 일정 전류를 생성하는 전류생성부와; 상기 전류생성부와 연결되어 일정 전류를 입력받고 온도변화를 감지하여 특정 온도 이상에서 동작하도록 하는 과열감지부와; 상기 전 류생성부와 연결되어 구성된 제1 전류거울에 의하여 생성된 출력전류와 상기 바이어스 회로에서 입력되는 구동전압에 의하여 결정되는 과열방지신호를 출력하는 출력부와; 상기 출력부의 과열방지신호를 입력받아 상기 과열감지부에 동작을 제어하는 트리거 바이어스 신호를 피드백함과 동시에 출력제어신호로 출력하도록 하는 트리거신호발생부; 및 상기 전류생성부와 연결되어 구성된 제2 전류거울에 의하여 출력전류를 생성하고 상기 트리거신호발생부에서 피드백되는 트리거 바이어스 신호를 입력받아 상기 출력전류를 제어하여 증폭시키는 전류증폭부;를 포함하여 구성한다.
상기 과열감지부는 상기 전류생성부에서 생성한 일정전류에 의하여 특정 전압이 고정되도록 하는 바이어스저항과; 상기 바이어스저항의 양 단자와 베이스 및 에미터 단자를 각각 연결함으로써 온도 변화에 따라 변하는 구동 전압을 상기 바이어스저항의 양단 전압과 동일하도록 고정한 과열감지트랜지스터;를 포함하여 구성하는 것을 특징으로 한다.
상기 트리거신호발생부는 슈미트트리거회로로 구성한 것을 특징으로 한다.
상기 트리거신호발생부는 피모스 및 엔모스로 이루어진 인버터로 구성한 것을 특징으로 한다.
본 발명에 있어서, 상기 트리거신호발생부는 출력제어신호를 결정할 수 있도록 하는 출력제어용 인버터를 더 포함하여 구성하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 과열방지회로에 대한 일실시 예를 보여주는 블록구성 도이다.
도시한 바와 같이, 본 발명에 따른 과열방지회로는 바이어스 회로(10), 전류생성부(20), 과열감지부(30), 및 출력부(40)로 이루어진다.
상기 바이어스 회로(10)는 일반적으로 사용하는 모스 트랜지스터를 사용하여 구성한 것으로, 전원 집적회로인 전압 레귤레이터의 칩을 구동하는 바이어스 전압을 공급받아 상기 과열방지회로를 구동하도록 바이어스 전압을 제공하는 기능을 한다.
이 경우 바람직하게는 상기 바이어스 회로(10)에는 전원 집적회로인 전압 레귤레이터의 칩을 구동하는 바이어스 전압을 직접 입력받도록 구성하는 것도 가능하다.
상기 전류생성부(20)는 피모스 및 엔모스로 구성하며, 일 예로 상기 엔모스의 게이트에 상기 바이어스 회로(10)에서 전압을 입력받고 상기 피모스의 드레인단에서 전류를 발생하도록 함이 바람직하다.
상기 과열감지부(30)는 바이어스저항(31)과 과열감지트랜지스터(32)로 구성되며, 상기 바이어스저항(31)은 상기 전류생성부(20)에 연결되어 상기 전류생성부(20)에서 생성한 일정 전류에 의하여 특정 전압이 고정되도록 하고, 상기 과열감지트랜지스터(32)는 상기 바이어스저항(31)의 양 단자와 베이스 및 에미터 단자를 각각 연결함으로써 온도 변화에 따라 변하는 구동 전압이 고정되도록 한다.
이때, 상기 과열감지트랜지스터(32)는 pnp타입의 바이폴라 트랜지스터(BJT)로 구성함이 바람직하다.
이러한 과열감지부(30)에 의하여 본 발명에 따른 과열방지회로는 정상상태에서는 전압 레귤레이터(미도시)가 정상 동작하도록 하는 출력신호를 발생시키고, 칩이 과열되면 전압 레귤레이터의 동작을 멈추도록 하는 출력신호를 발생시킨다.
상기 과열감지트랜지스터(32)는 온도특성에 따라 150℃ ~ 170℃ 정도에서 동작하도록 하여 전압 레귤레이터의 동작을 멈추도록 세팅함이 바람직하다.
일실시 예로 바람직하게는 상기 바이어스저항(31)의 양단 전압을 0.4V가 되도록 바이어스 전압을 공급하여 고정하면 상기 과열감지트랜지스터(32)의 베이스와 에미터 단자 사이의 전압(VBE)을 고정시킬 수 있으며, 이러한 고정 전압에 의하여 온도가 상승하면 시스템의 동작을 멈추게 한다.
상기 출력부(40)는 상기 전류생성부(20)와 연결되어 구성된 전류거울(이하, '제1 전류거울'이라 한다.)에 의하여 생성된 출력전류와 상기 바이어스 회로(10)에서 입력되는 구동전압에 의하여 결정되는 전압을 과열방지신호로 하여 전압 레귤레이터에 출력한다.
도 2는 본 발명에 따른 과열방지회로에 대한 다른 일실시 예를 보여주는 블록구성도이다.
도시한 바와 같이 본 발명에 따른 과열방지회로는 바이어스 회로(10), 전류생성부(20), 과열감지부(30), 출력부(40), 트리거신호발생부(50), 및 전류증폭부(60)를 포함하여 구성된다.
상기 바이어스 회로(10), 전류생성부(20), 과열감지부(30), 및 출력부(40)는 도 1에 설명한 것과 동일하여 이하에서 설명을 생략한다.
상기 트리거신호발생부(50)는 상기 출력부(40)의 과열방지신호를 입력받아 상기 과열감지부(30)에 동작을 제어하는 트리거 바이어스 신호를 피드백함과 동시에 전압 레귤레이터에 출력제어신호를 출력하는 것으로, 본 발명에 따른 과열방지회로의 정상상태와 과열방지상태(shutdown) 사이의 동작 상태변화(transition)를 줄여 빠른 반응속도를 갖도록 하기 위하여 슈미트트리거회로로 구성함이 바람직하다.
또한, 바람직하게는 상기 트리거신호발생부(50)는 피모스 및 엔모스로 이루어진 인버터로 구성할 수 있다.
그리고, 상기 트리거신호발생부(50)는 전압 레귤레이터에 사용되는 파워 트랜지스터의 종류와 과열방지 제어 로직의 동작형태에 따라 달라지는 출력제어신호를 결정할 수 있도록 출력제어용 인버터(51)를 더 포함하여 구성될 수 있다.
상기 전류증폭부(60)는 상기 트리거신호발생부(50)에서 피드백된 트리거 바이어스 신호를 입력받아 상기 전류생성부(20)와 연결되어 구성된 전류거울(이하, '제2 전류거울'이라 한다.)에 의하여 생성된 출력전류를 제어하는 피모스로 구성한다. 그리고 상기 피모스는 상기 과열감지부(30)와 연결되어 출력전류를 증가시키게 한다.
도 3은 본 발명에 따른 과열방지회로에 대한 일실시 예를 보여주는 구성회로도이다.
도시한 바와 같이 본 발명에 따른 과열방지회로는 바이어스 회로(10), 전류 생성부(20), 과열감지부(30), 출력부(40), 트리거신호발생부(50), 전류증폭부(60), 및 출력제어용 인버터(51)를 포함하여 구성된 것으로, 이하에서 과열방지회로를 이루는 각 구성 소자 간의 동작 기능을 상세히 설명한다.
우선, 바이어스 회로(10)는 바이어스 전압을 피모스(MP23)을 통하여 입력받아 전류생성부(20)의 엔모스(M45, M47)와 출력부(40)의 엔모스(M53, M52)에 각각 구동 전압(VA, VB)을 공급한다.
따라서, 상기 전류생성부(20)의 엔모스(M45, M47)에 의하여 피모스(M43)의 드레인에는 일정한 전류(I1)이 발생하게 되고 상기 과열감지부(30)의 바이어스저항(31)에 고정된 전압을 갖게 된다. 이때, 고정하고자 하는 전압의 크기는 바이어스 회로(10)에 공급하는 구동 전압(VA, VB)으로 조정할 수 있음은 자명하다.
정상상태에서는 상기 과열감지부(30)의 바이어스저항(31)의 양단과 에미터 및 베이스 단자가 연결되어 구동 전압(VBE)이 고정된 과열감지트랜지스터(32)는 동작하지 않으며, 상기 전류생성부(20)의 피모스(M43)와 연결되어 제1 전류거울을 이루는 피모스(M42)의 드레인단에 생성된 출력전류(I2)와 상기 바이어스 회로(10)에서 입력되는 구동전압(VA, VB)에 의하여 결정되는 엔모스(M53)의 드레인단에 걸리는 전압(Vout) 즉, 출력부(40)의 출력신호가 로우레벨의 전압(Vout)인 과열방지신호를 상기 트리거신호발생부(50)에 출력한다.
상기 로우레벨의 과열방지신호(Vout)는 일반적인 피모스(M55, M56, M58, M59, M60)와 엔모스(M66, M67, M68, M69, M70)로 구성된 슈미트트리거회로로 구성한 트리거신호발생부(50)에서 하이레벨의 트리거 바이어스 신호(Tout)가 되어 상기 전류증폭부(60)의 피모스(M49)에 피드백되고, 상기 피드백된 트리거 바이어스 신호(Tout)는 상기 전류생성부(20)의 피모스(M43)와 연결되어 제2 전류거울을 이루는 피모스(M48)의 드레인단에서 생성된 출력전류(I3)를 제어하게 된다. 즉 차단한다.
또한, 상기 로우레벨의 과열방지신호(Vout)는 상기 트리거신호발생부(50)를 통하여 하이레벨의 트리거 바이어스 신호(Tout)와 같은 신호를 출력제어신호(Tout)로 하여 출력하게 되며, 이 출력제어신호(Tout)는 전압 레귤레이터가 정상 동작하도록 한다.
이때, 상기 출력제어신호(Tout)는 전압 레귤레이터에 사용되는 파워 트랜지스터의 종류와 과열방지 제어 로직의 동작형태에 따라 달라질 수 있으므로 상기 출력제어신호(Tout)를 결정할 수 있도록 피모스(M57)과 엔모스(M71)를 사용하여 구성한 출력제어용 인버터(51)를 더 포함하여 구성함으로써 상기 출력제어신호(Tout)를 출력하도록 한다.
다음으로, 온도가 상승하여 과열된 상태에서는 상기 과열감지부(20)의 구동 전압(VBE)이 고정된 과열감지트랜지스터(32)는 동작하게 되어 전류(ICE)를 흐르게 한다. 이는 피모스(M43)의 드레인에 흐르는 전류(I1)가 상기 전류(ICE)만큼 증가한 것 이 된다.
이것은 또한, 상기 전류생성부(20)의 피모스(M43)와 연결되어 제1 전류거울을 이루는 피모스(M42)의 드레인단에 생성된 출력전류(I2)가 증가하게 한다.
또, 구동전압(VA, VB)이 일정하기 때문에 상기 출력부(40)의 엔모스(M52, M53)에 대한 저항이 일정하게 유지되므로, 옴의 법칙에 의하면, 상기 제1 전류거울을 이루는 피모스(M42)의 드레인단에 생성된 출력전류(I2)의 증가에 따라 상기 출력부(40)의 엔모스(M45) 드레인단에 걸리는 전압(Vout)이 증가하는 결과를 가져온다.
즉, 출력부(40)의 출력신호가 이제는 하이레벨의 전압(Vout)이 되어 상기 트리거신호발생부(50)에 과열방지신호를 출력한다.
상기 하이레벨의 과열방지신호(Vout)는 일반적인 피모스(M55, M56, M58, M59, M60)와 엔모스(M66, M67, M68, M69, M70)로 구성된 슈미트트리거회로로 구성한 트리거신호발생부(50)에서 로우레벨의 트리거 바이어스 신호(Tout)가 되어 상기 전류증폭부(60)의 피모스(M49)에 피드백되고, 상기 피드백된 트리거 바이어스 신호(Tout)는 상기 전류생성부(20)의 피모스(M43)와 연결되어 제2 전류거울을 이루는 피모스(M48)의 드레인단에서 생성된 출력전류(I3)를 제어하여 흐르게 한다.
이러한 피모스(M48)의 드레인단에서 생성된 출력전류(I3)는 과열감지부(30)에 흐르는 전류(I1)과 합해져서 입력됨으로써 더 많은 전류가 유입되게 하여 전압 레귤레이터를 정지(shutdown)시키는데 있어서 과열감지트랜지스터(32)의 동작이 더 빠르고 확실하게 동작하도록 하는 기능을 한다.
또한, 상기 하이레벨의 과열방지신호(Vout)는 상기 트리거신호발생부(50)를 통하여 로우레벨의 트리거 바이어스 신호(Tout)와 같은 신호를 출력제어신호(Tout)로 하여 출력하게 되며, 이 출력제어신호(Tout)는 전압 레귤레이터가 정지(shutdown)되도록 하여 과열을 방지한다.
이때, 상기 출력제어신호(Tout)는 전압 레귤레이터에 사용되는 파워 트랜지스터의 종류와 과열방지 제어 로직의 동작형태에 따라 달라져야 하므로, 상기 출력제어신호(Tout)를 결정할 수 있도록 하는 피모스(M57)과 엔모스(M71)로 이루어진 출력제어용 인버터(51)를 통하여 출력된다.
이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.
상기와 같이 이루어지는 본 발명의 과열방지회로는, 바이어스저항과 과열감지트랜지스터를 직접 연결하여 구성하고, 바이어스 전압을 공급하여 바로 전류거울에서 고정 전류를 출력하도록 연결 구성하며, 과열감지에 대한 출력전압을 피드백하여 전류거울에서 생성된 전류를 제어하도록 하여 더 큰 전류를 입력단에 흐르게 구성함으로써, 과열방지온도에 도달하게 되는 경우 전압 레귤레이터의 동작을 정지시킴에 있어 빠른 동작 속도와 견실한 정지 기능을 갖게 하고 칩 패키지화함에 있어 간단한 회로 설계로 칩 크기의 소형화 및 비용절감에 효과가 있다.

Claims (7)

  1. 전압 레귤레이터에 사용되는 과열방지 회로에 있어서,
    상기 전압 레귤레이터를 구동하는 바이어스 전압을 공급받아 구동 전압을 공급하는 바이어스 회로와;
    상기 바이어스 회로에서 구동 전압을 입력받아 일정 전류를 생성하는 전류생성부와;
    상기 전류생성부와 연결되어 일정 전류를 입력받고 온도변화를 감지하여 특정 온도 이상에서 동작하도록 하는 과열감지부와;
    상기 전류생성부와 연결되어 구성된 제1 전류거울에 의하여 생성된 출력전류와 상기 바이어스 회로에서 입력되는 구동전압에 의하여 결정되는 과열방지신호를 출력하는 출력부;를 포함하여 구성하되,
    상기 과열감지부는,
    상기 전류생성부에서 생성한 일정전류에 의하여 특정 전압이 고정되도록 하는 바이어스저항과;
    상기 바이어스저항의 양 단자와 베이스 및 에미터 단자를 각각 연결함으로써 온도 변화에 따라 변하는 구동 전압을 상기 바이어스저항의 양단 전압과 동일하도록 고정한 과열감지트랜지스터;로 구성하는 것을 특징으로 하는 과열방지회로.
  2. 삭제
  3. 전압 레귤레이터에 사용되는 과열방지 회로에 있어서,
    상기 전압 레귤레이터를 구동하는 바이어스 전압을 공급받아 구동 전압을 공급하는 바이어스 회로와;
    상기 바이어스 회로에서 구동 전압을 입력받아 일정 전류를 생성하는 전류생성부와;
    상기 전류생성부와 연결되어 일정 전류를 입력받고 온도변화를 감지하여 특정 온도 이상에서 동작하도록 하는 과열감지부와;
    상기 전류생성부와 연결되어 구성된 제1 전류거울에 의하여 생성된 출력전류와 상기 바이어스 회로에서 입력되는 구동전압에 의하여 결정되는 과열방지신호를 출력하는 출력부와;
    상기 출력부의 과열방지신호를 입력받아 상기 과열감지부에 동작을 제어하는 트리거 바이어스 신호를 피드백함과 동시에 출력제어신호로 출력하도록 하는 트리거신호발생부; 및
    상기 전류생성부와 연결되어 구성된 제2 전류거울에 의하여 출력전류를 생성하고 상기 트리거신호발생부에서 피드백되는 트리거 바이어스 신호를 입력받아 상기 출력전류를 제어하여 증폭시키는 전류증폭부;를 포함하여 구성하는 것을 특징으로 하는 과열방지회로.
  4. 제 3 항에 있어서,
    상기 과열감지부는 상기 전류생성부에서 생성한 일정전류에 의하여 특정 전압이 고정되도록 하는 바이어스저항과;
    상기 바이어스저항의 양 단자와 베이스 및 에미터 단자를 각각 연결함으로써 온도 변화에 따라 변하는 구동 전압을 상기 바이어스저항의 양단 전압과 동일하도록 고정한 과열감지트랜지스터;를 포함하여 구성하는 것을 특징으로 하는 과열방지회로.
  5. 제 3 항에 있어서,
    상기 트리거신호발생부는 슈미트트리거회로로 구성한 것을 특징으로 하는 과열방지회로.
  6. 제 3 항에 있어서,
    상기 트리거신호발생부는 피모스 및 엔모스로 이루어진 인버터로 구성한 것을 특징으로 하는 과열방지회로.
  7. 제 3 항에 있어서,
    상기 트리거신호발생부는 출력제어신호를 결정할 수 있도록 하는 출력제어용 인버터를 더 포함하여 구성하는 것을 특징으로 하는 과열방지회로.
KR1020070062717A 2007-06-26 2007-06-26 과열방지회로 KR100900266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070062717A KR100900266B1 (ko) 2007-06-26 2007-06-26 과열방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062717A KR100900266B1 (ko) 2007-06-26 2007-06-26 과열방지회로

Publications (2)

Publication Number Publication Date
KR20080113802A KR20080113802A (ko) 2008-12-31
KR100900266B1 true KR100900266B1 (ko) 2009-05-29

Family

ID=40371005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062717A KR100900266B1 (ko) 2007-06-26 2007-06-26 과열방지회로

Country Status (1)

Country Link
KR (1) KR100900266B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138646B1 (ko) * 1989-07-19 1998-04-27 나까오 다께시 전력 ic 의 과열검출회로 및 그 구조
KR0136121B1 (ko) * 1993-09-01 1998-06-01 세끼모또 타다히로 과열 검출 회로
JP2003132678A (ja) 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
KR100406561B1 (ko) * 2001-12-27 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 온도 검출회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138646B1 (ko) * 1989-07-19 1998-04-27 나까오 다께시 전력 ic 의 과열검출회로 및 그 구조
KR0136121B1 (ko) * 1993-09-01 1998-06-01 세끼모또 타다히로 과열 검출 회로
JP2003132678A (ja) 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
KR100406561B1 (ko) * 2001-12-27 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 온도 검출회로

Also Published As

Publication number Publication date
KR20080113802A (ko) 2008-12-31

Similar Documents

Publication Publication Date Title
US9819173B2 (en) Overheat protection circuit and voltage regulator
US7383138B2 (en) Semiconductor device
JP4634432B2 (ja) 超低電圧降下型電圧レギュレーター
JP4686222B2 (ja) 半導体装置
JP4981267B2 (ja) 過熱検出回路
KR100902053B1 (ko) 반도체 메모리 장치의 기준 전압 발생회로
KR100797873B1 (ko) 반도체 장치 및 반도체 장치를 사용하는 전압 조절기
EP1887333B1 (en) Microelectronic device equipped with a thermal protection circuit and thermal protection method for a microelectronic device
CN113009953B (zh) 调节器用半导体集成电路以及风扇电动机系统
JP4882710B2 (ja) 負荷駆動装置の故障検出装置および負荷駆動用ｉｃ
CN101165985A (zh) 保护装置和方法
JP4319012B2 (ja) 過電流保護回路及びボルテージレギュレータ
KR100900266B1 (ko) 과열방지회로
JP2009011112A (ja) 過電流保護回路及びこれを用いた電子機器
JP2008181451A (ja) 定電流回路
JP3959924B2 (ja) 負荷駆動回路
KR101003128B1 (ko) 반도체 메모리 장치의 내부 전압 발생 회로
US7199628B2 (en) Power supply apparatus for delay locked loop and method thereof
JP5293083B2 (ja) 半導体装置
US20230155559A1 (en) Semiconductor integrated circuit device
JP2006047039A (ja) 温度検知回路、および温度検知回路を備えたパワー半導体装置
JP5145436B2 (ja) 半導体装置
JP2006261143A (ja) 熱保護回路及びこれを備えた半導体集積回路装置
JP2011134738A (ja) 半導体集積回路
KR20110130156A (ko) 전압 검출기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 11