JP2794880B2 - パワーｉｃの過熱検出回路とその構造 - Google Patents
パワーｉｃの過熱検出回路とその構造Info
- Publication number
- JP2794880B2 JP2794880B2 JP2053086A JP5308690A JP2794880B2 JP 2794880 B2 JP2794880 B2 JP 2794880B2 JP 2053086 A JP2053086 A JP 2053086A JP 5308690 A JP5308690 A JP 5308690A JP 2794880 B2 JP2794880 B2 JP 2794880B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- circuit
- power
- junction
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 93
- 230000002441 reversible effect Effects 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 27
- 238000013021 overheating Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000001419 dependent effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 44
- 230000008859 change Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パワーIC等の半導体基板上に形成されて
パワーICの異常温度を検出する過熱検出回路と、その要
部の構造に関する。
パワーICの異常温度を検出する過熱検出回路と、その要
部の構造に関する。
パワーデバイスは高電圧，大電流の用途に使われるた
めに、例えば負荷の急増や短絡などによって定格電流を
超える大電流が流れると、発熱によってパワーデバイス
が熱破壊する危険性がある。したがって、パワーデバイ
スの温度を常時監視して所定温度を超える温度異常すな
わち過熱があった場合は、負荷回路を遮断するなどの保
護操作を行うことによって、パワーデバイスの熱破壊事
故を防止することが求められる。パワーICの温度監視を
行おうとする場合、温度センサを含む過熱検出回路をパ
ワーICと共通の半導体基板上に作り込むことが温度の検
出感度を高め回路の構成を簡素化する上で有利であるこ
とはいうまでもない。しかしながら通常は過電流や過熱
を検出してパワーデバイスの運転を停止させる回路を離
散形の部品で構成したものが用いられている。このよう
な例として、バイポーラトランジスタをセンサとして利
用した温度センサが知られている（例えば、E.Habekott
,Bull,ASE/UCS76（1985）5,9mars,PP272−276参
照）。
めに、例えば負荷の急増や短絡などによって定格電流を
超える大電流が流れると、発熱によってパワーデバイス
が熱破壊する危険性がある。したがって、パワーデバイ
スの温度を常時監視して所定温度を超える温度異常すな
わち過熱があった場合は、負荷回路を遮断するなどの保
護操作を行うことによって、パワーデバイスの熱破壊事
故を防止することが求められる。パワーICの温度監視を
行おうとする場合、温度センサを含む過熱検出回路をパ
ワーICと共通の半導体基板上に作り込むことが温度の検
出感度を高め回路の構成を簡素化する上で有利であるこ
とはいうまでもない。しかしながら通常は過電流や過熱
を検出してパワーデバイスの運転を停止させる回路を離
散形の部品で構成したものが用いられている。このよう
な例として、バイポーラトランジスタをセンサとして利
用した温度センサが知られている（例えば、E.Habekott
,Bull,ASE/UCS76（1985）5,9mars,PP272−276参
照）。
第10図は上記温度センサーの一例を従来技術として示
す回路構成図であり、温度センサとしてのバイポーラト
ランジスタ91がオペアンプ92のフィードバックループに
接続されており、外部の図示しない定電流源からバイポ
ートランジスタ91にコレクタ電流ICを供給することによ
り、オペアンプ92の出力側にはバイポートランジスタ91
のベース・エミッタ間電圧VBEと大きさが等しく反転し
た出力電圧V1が得られる。バイポーラトランジスタ91の
ベース・エミッタ間電圧VBEは第11図にその温度依存性
を示すように、温度Ｔに逆比例してVBEが直線的に変化
する性質を有するので、オペアンプ92の出力電圧V1をオ
ペアンプ94で増幅することにより、温度Ｔに対してリニ
アに変化する出力電圧Voutが得られる。
す回路構成図であり、温度センサとしてのバイポーラト
ランジスタ91がオペアンプ92のフィードバックループに
接続されており、外部の図示しない定電流源からバイポ
ートランジスタ91にコレクタ電流ICを供給することによ
り、オペアンプ92の出力側にはバイポートランジスタ91
のベース・エミッタ間電圧VBEと大きさが等しく反転し
た出力電圧V1が得られる。バイポーラトランジスタ91の
ベース・エミッタ間電圧VBEは第11図にその温度依存性
を示すように、温度Ｔに逆比例してVBEが直線的に変化
する性質を有するので、オペアンプ92の出力電圧V1をオ
ペアンプ94で増幅することにより、温度Ｔに対してリニ
アに変化する出力電圧Voutが得られる。
上記温度センサは、出力電圧Voutが温度Ｔに対してリ
ニアに変化し、かつ広い温度範囲にわたって誤差が小さ
いという特徴を有する。しかしながら、上記温度センサ
を過熱検出回路としてパワーIC等に内蔵させる場合に
は、つぎに述べるような問題がある。すなわち、この第
10図の回路の他にVoutと比較するための温度依存性の小
さい定電圧回路およびコンパレータ回路を必要とするた
めに回路の規模が大きくなる。しかも、第10図における
オペアンプ92,94や比較電圧源Vref等も温度依存性を極
力小さく押さえないと、これらの誤差が検出温度に大き
く影響する。したがって従来技術ではセンサとしてのバ
イポーラトランジスタ91を除く回路の大部分を別体に形
成してパワーIC等の温度の影響を受けない場所に置くこ
とにより、誤差に及ぼす悪影響を排除し、かつ回路の規
模の拡大に対応しており、パワーICに内蔵させようとす
る場合には、基板温度等の影響および大型化にどのよう
に対処するかが問題になる。
ニアに変化し、かつ広い温度範囲にわたって誤差が小さ
いという特徴を有する。しかしながら、上記温度センサ
を過熱検出回路としてパワーIC等に内蔵させる場合に
は、つぎに述べるような問題がある。すなわち、この第
10図の回路の他にVoutと比較するための温度依存性の小
さい定電圧回路およびコンパレータ回路を必要とするた
めに回路の規模が大きくなる。しかも、第10図における
オペアンプ92,94や比較電圧源Vref等も温度依存性を極
力小さく押さえないと、これらの誤差が検出温度に大き
く影響する。したがって従来技術ではセンサとしてのバ
イポーラトランジスタ91を除く回路の大部分を別体に形
成してパワーIC等の温度の影響を受けない場所に置くこ
とにより、誤差に及ぼす悪影響を排除し、かつ回路の規
模の拡大に対応しており、パワーICに内蔵させようとす
る場合には、基板温度等の影響および大型化にどのよう
に対処するかが問題になる。
また、従来の温度センサは広い温度範囲でリニアな出
力を得るものであるのに対し、過熱検出回路では、例え
ばパワーデバイスの温度が150℃から180℃程度に達した
とき過熱温度領域に達したものと判断して信号を出力す
ることが求められるために、上記温度領域で変化の大き
い出力が得られることが重要であり、要求する性能に大
きな差があるという問題がある。
力を得るものであるのに対し、過熱検出回路では、例え
ばパワーデバイスの温度が150℃から180℃程度に達した
とき過熱温度領域に達したものと判断して信号を出力す
ることが求められるために、上記温度領域で変化の大き
い出力が得られることが重要であり、要求する性能に大
きな差があるという問題がある。
この発明の目的は、回路の構成が簡素でパワーICの基
板上に容易に形成でき、かつ温度依存性を過熱の検出に
有効に利用して検出温度領域で大きな信号を取り出せる
過熱検出回路を得ることにある。
板上に容易に形成でき、かつ温度依存性を過熱の検出に
有効に利用して検出温度領域で大きな信号を取り出せる
過熱検出回路を得ることにある。
上記課題を解決するために、この発明によれば、パワ
ーICと共通の半導体基板上に形成されてパワーICの過熱
を検出する回路であって、該回路は、逆バイアスされる
PN接合と、このPN接合の温度によって変化する正の温度
依存性の逆漏れ電流を所定レベルに増幅するトランジス
タと、増幅された電流を定電流回路の電位降下として検
出し検出電圧値があらかじめ定まる所定レベルを超えた
とき前記パワーICが過熱温度に達したものと判断して信
号を発する判断回路とを備え、逆バイアスされるPN接合
が形成された半導体表面において、前記PN接合を形成す
る第１の層に電気的に接続された配線層と前記PN接合を
形成する第２の層との間に導電性を有する第３の層を設
け、この第３の層を前記第２の層に電気的に接続してな
るもの、または、パワーICと共通の半導体基板上に形成
されてパワーICの過熱を検出する回路であって、該回路
は、逆バイアスされるPN接合と、このPN接合の温度によ
って変化する正の温度依存性の逆漏れ電流を所定レベル
に増幅するトランジスタと、増幅された電流を定電流回
路の電位降下として検出し検出電圧値があらかじめ定ま
る所定レベルを超えたとき前記パワーICが所定温度に達
したものと判断して信号を発する判断回路とを有する互
いに検出する所定温度が異なる第1,第２の検出回路から
なり、検出する所定温度が過熱温度領域にある前記第１
の検出回路、および前記第１の検出回路より検出する所
定温度が所定レベル低い前記第２の検出回路と、前記パ
ワーICの温度上昇時には前記第１の検出回路の所定温度
を超えたことをその出力信号により検知して過熱を報知
する信号を出力し、温度の下降時には前記第２の検出回
路の所定温度以下に低下したことをその出力信号により
検知するまで前記過熱を報知する信号を持続して出力す
るヒステリシス回路とを備え、逆バイアスされるPN接合
が形成された半導体表面において、前記PN接合を形成す
る第１の層に電気的に接続された配線層と前記PN接合を
形成する第２の層との間に導電性を有する第３の層を設
け、この第３の層を前記第２の層に電気的に接続してな
るものとする。
ーICと共通の半導体基板上に形成されてパワーICの過熱
を検出する回路であって、該回路は、逆バイアスされる
PN接合と、このPN接合の温度によって変化する正の温度
依存性の逆漏れ電流を所定レベルに増幅するトランジス
タと、増幅された電流を定電流回路の電位降下として検
出し検出電圧値があらかじめ定まる所定レベルを超えた
とき前記パワーICが過熱温度に達したものと判断して信
号を発する判断回路とを備え、逆バイアスされるPN接合
が形成された半導体表面において、前記PN接合を形成す
る第１の層に電気的に接続された配線層と前記PN接合を
形成する第２の層との間に導電性を有する第３の層を設
け、この第３の層を前記第２の層に電気的に接続してな
るもの、または、パワーICと共通の半導体基板上に形成
されてパワーICの過熱を検出する回路であって、該回路
は、逆バイアスされるPN接合と、このPN接合の温度によ
って変化する正の温度依存性の逆漏れ電流を所定レベル
に増幅するトランジスタと、増幅された電流を定電流回
路の電位降下として検出し検出電圧値があらかじめ定ま
る所定レベルを超えたとき前記パワーICが所定温度に達
したものと判断して信号を発する判断回路とを有する互
いに検出する所定温度が異なる第1,第２の検出回路から
なり、検出する所定温度が過熱温度領域にある前記第１
の検出回路、および前記第１の検出回路より検出する所
定温度が所定レベル低い前記第２の検出回路と、前記パ
ワーICの温度上昇時には前記第１の検出回路の所定温度
を超えたことをその出力信号により検知して過熱を報知
する信号を出力し、温度の下降時には前記第２の検出回
路の所定温度以下に低下したことをその出力信号により
検知するまで前記過熱を報知する信号を持続して出力す
るヒステリシス回路とを備え、逆バイアスされるPN接合
が形成された半導体表面において、前記PN接合を形成す
る第１の層に電気的に接続された配線層と前記PN接合を
形成する第２の層との間に導電性を有する第３の層を設
け、この第３の層を前記第２の層に電気的に接続してな
るものとする。
上記手段において、パワーICの基板上に形成された例
えばPN接合の逆漏れ電流の温度依存性を利用してパワー
ICの温度を検知し、この微弱な逆漏れ電流を基板上に形
成されたダーリントン接続のバイポーラトランジスタ複
数段で増幅するよう構成した。第１図はPN接合の逆漏れ
電流およびバイポーラトランジスタの出力電流の温度依
存性の一例を示す特性線図であり、図を用いてこの発明
の原理とその作用を説明する。図において、曲線100はP
N接合の逆漏れ電流を横軸に絶対温度の逆数をとって示
す特性曲線であり、逆漏れ電流ILの対数は絶対温度の逆
数に依存して直線的に変化する（温度に対して正の）大
きな温度依存性を示す。したがってこの大きな温度依存
性を利用して共通の半導体基板上に形成されたパワーIC
の過熱を検知することが可能になる。しかしながら、パ
ワーICの過熱を監視する必要のある温度領域としての15
0℃ないし180℃において、逆漏れ電流ILの値は極めて小
さく、例えば150℃において70nAにすぎず、このままで
はその電流値を正確に読み取ることができない。この発
明では、バイポーラトランジスタの増幅率にも正の温度
依存性があることに着目し、パワーICと共通基板上にダ
ーリントン接続のバイポーラトランジスタ複数段からな
る逆漏れ電流の増幅回路を作り込むことにより、曲線10
1に示すように温度依存性が更に大きい出力電流IEを得
ており、例えば150℃において100μＡを超える出力電流
が得られる。
えばPN接合の逆漏れ電流の温度依存性を利用してパワー
ICの温度を検知し、この微弱な逆漏れ電流を基板上に形
成されたダーリントン接続のバイポーラトランジスタ複
数段で増幅するよう構成した。第１図はPN接合の逆漏れ
電流およびバイポーラトランジスタの出力電流の温度依
存性の一例を示す特性線図であり、図を用いてこの発明
の原理とその作用を説明する。図において、曲線100はP
N接合の逆漏れ電流を横軸に絶対温度の逆数をとって示
す特性曲線であり、逆漏れ電流ILの対数は絶対温度の逆
数に依存して直線的に変化する（温度に対して正の）大
きな温度依存性を示す。したがってこの大きな温度依存
性を利用して共通の半導体基板上に形成されたパワーIC
の過熱を検知することが可能になる。しかしながら、パ
ワーICの過熱を監視する必要のある温度領域としての15
0℃ないし180℃において、逆漏れ電流ILの値は極めて小
さく、例えば150℃において70nAにすぎず、このままで
はその電流値を正確に読み取ることができない。この発
明では、バイポーラトランジスタの増幅率にも正の温度
依存性があることに着目し、パワーICと共通基板上にダ
ーリントン接続のバイポーラトランジスタ複数段からな
る逆漏れ電流の増幅回路を作り込むことにより、曲線10
1に示すように温度依存性が更に大きい出力電流IEを得
ており、例えば150℃において100μＡを超える出力電流
が得られる。
また、増幅された逆漏れ電流IEを定電流回路として
の、例えばデプレッション形MOS電界効果トランジスタ
（以下MOSFETと略称する）の静特性の定電流領域を利用
して電圧に変換することにより、検出温度領域の電流IE
を変化の大きい電圧信号に変換でき、したがってしきい
値を有するバッファによって電圧信号が過熱温度領域に
達したか否かを判断して２値化信号を出せば、これを利
用してパワーICの負荷を遮断するなどの方法によりパワ
ーICの熱破壊事故などを未然に防止することができる。
の、例えばデプレッション形MOS電界効果トランジスタ
（以下MOSFETと略称する）の静特性の定電流領域を利用
して電圧に変換することにより、検出温度領域の電流IE
を変化の大きい電圧信号に変換でき、したがってしきい
値を有するバッファによって電圧信号が過熱温度領域に
達したか否かを判断して２値化信号を出せば、これを利
用してパワーICの負荷を遮断するなどの方法によりパワ
ーICの熱破壊事故などを未然に防止することができる。
さらに、互いに検出温度の異なる上記構成の過熱検出
回路２組とヒステリシス回路とを組み合わせ、報知信号
の発信と停止との間に所定の温度幅を持たせるよう構成
すれば、負荷の変動等によってパワーICに生ずる短時間
の温度変化に対して報知信号が繰り返し出力されること
を防止できるので、このような負荷変動による温度変化
を過熱状態と誤認して負荷遮断を行うなどの不都合を排
除して信頼性の高い過熱検出を行うことができる。
回路２組とヒステリシス回路とを組み合わせ、報知信号
の発信と停止との間に所定の温度幅を持たせるよう構成
すれば、負荷の変動等によってパワーICに生ずる短時間
の温度変化に対して報知信号が繰り返し出力されること
を防止できるので、このような負荷変動による温度変化
を過熱状態と誤認して負荷遮断を行うなどの不都合を排
除して信頼性の高い過熱検出を行うことができる。
なお、パワーICのように電源電圧の高い半導体集積回
路に過熱検出回路を内蔵させる場合、逆バイアスされる
例えばPN接合に加える電源電圧も高くなり、本来接合部
分にのみ形成されるべき空乏層が配線層の下にまで広が
ってしまい、これが原因でPN接合の逆漏れ電流が理想ダ
イオードの特性から大幅に外れてしまうという問題が発
生する。前述の手段においては、配線層の半導体基板側
にチャネルストッパ等の導電層を設けて電源電圧を与え
ることにより、空乏層を遮断してその広がりを防止する
ことができるので、逆漏れ電流の不要な増加と、これに
基づく検出温度の誤判断を防ぎ、信頼性の高い過熱検出
を行うことができる。
路に過熱検出回路を内蔵させる場合、逆バイアスされる
例えばPN接合に加える電源電圧も高くなり、本来接合部
分にのみ形成されるべき空乏層が配線層の下にまで広が
ってしまい、これが原因でPN接合の逆漏れ電流が理想ダ
イオードの特性から大幅に外れてしまうという問題が発
生する。前述の手段においては、配線層の半導体基板側
にチャネルストッパ等の導電層を設けて電源電圧を与え
ることにより、空乏層を遮断してその広がりを防止する
ことができるので、逆漏れ電流の不要な増加と、これに
基づく検出温度の誤判断を防ぎ、信頼性の高い過熱検出
を行うことができる。
以下この発明を実施例に基づいて説明する。
第２図は第１の発明の実施例であるパワーICの過熱検
出回路の構成を示す接続図であり、図示しないパワーIC
と共通の半導体基板上に形成されるものである。図にお
いて、１は逆バイアス電圧VDDが印加されるPN接合とし
てのダイオードであり、その逆漏れ電流ILはダーリント
ン接続のバイポーラトランジスタとしてのNPNトランジ
スタ2A,2Bおよび2Cからなる３段増幅回路２によって増
幅され、NPNトランジスタ2Cのエミッタ側に増幅された
逆漏れ電流IEが出力される。３はNPNトランジスタ2Cの
エミッタ側にドレーンが接続された定電流回路としての
デプレッション型MOSFETであり、その静特性の定電流領
域を利用して検出温度近傍の電流IEをMOSFET3の電位降
下としての電圧信号VDに変換する。また、この電圧信号
VDはスレッショルド電圧Vthを有する大振幅増回路から
なるバッファ４に入力され、電圧信号VDがスレッショル
ド電圧Vthを超えたとき、パワーICの温度が過熱温度領
域に達したものと判断して２値化された信号を出力する
よう構成され、MOSFET3と併せて判断回路５が形成され
る。
出回路の構成を示す接続図であり、図示しないパワーIC
と共通の半導体基板上に形成されるものである。図にお
いて、１は逆バイアス電圧VDDが印加されるPN接合とし
てのダイオードであり、その逆漏れ電流ILはダーリント
ン接続のバイポーラトランジスタとしてのNPNトランジ
スタ2A,2Bおよび2Cからなる３段増幅回路２によって増
幅され、NPNトランジスタ2Cのエミッタ側に増幅された
逆漏れ電流IEが出力される。３はNPNトランジスタ2Cの
エミッタ側にドレーンが接続された定電流回路としての
デプレッション型MOSFETであり、その静特性の定電流領
域を利用して検出温度近傍の電流IEをMOSFET3の電位降
下としての電圧信号VDに変換する。また、この電圧信号
VDはスレッショルド電圧Vthを有する大振幅増回路から
なるバッファ４に入力され、電圧信号VDがスレッショル
ド電圧Vthを超えたとき、パワーICの温度が過熱温度領
域に達したものと判断して２値化された信号を出力する
よう構成され、MOSFET3と併せて判断回路５が形成され
る。
第３図は第２図に示す回路の動作説明図であり、曲線
110はMOSFET3の静特性としてのVD−ID特性曲線、曲線12
1,122,123,124,125は３段増幅された逆漏れ電流IEの温
度T1からT5における電圧特性曲線である。図において、
MOSFETは印加するドレーン電圧VDを零から徐々に増加す
るとドレーン電流IDが最初急増し、ピンチオフ電圧を超
えた時点でIDは定電流（図の場合30μＡ）に安定する。
一方、NPNトランジスタ2Cの出力エミッタ電流IEは温度
がT1からT5に向けて上昇するにともなって曲線がIEの大
きい側にほぼ平行移動する形で上昇する。第２図の過熱
検出回路の場合、MOSFET3に流入するドレーン電流IDはN
PNトランジスタ2Cのエミッタ電流IEに他にならないの
で、MOSFET3にエミッタ電流IEが流れることによって生
ずるMOSFETの電位降下、いいかえればMOSFETのドレーン
電圧VDは、曲線110と各温度における曲線121から125と
の各交点で決まり、パワーICの温度がT1,T2,T3と低い領
域では曲線121,122,123は曲線110の立ち上り部分と交差
して極めて低いドレーン電圧V1,V2,V3に変換されるのに
対し、温度T4およびT5においては、曲線124および125が
曲線110の定電流領域と交差して大きなドレーン電圧V4,
V5に変換される。したがって、温度T4およびT5が過熱検
出温度に対応するように過熱検出回路を構成しておくこ
とにより、過熱検出温度領域T4ないしT5において僅かな
温度変化を大きな電圧変化に変換することが可能にな
る。すなわち、バッファ４に設定するしきい値Vthを例
えばV4に設定しておくことによりMOSFETのドレーン電圧
VDがVthを超えたとき、バッファ４がドレーン電圧VDを
反転した低レベルの信号Voutを出力することにより、パ
ワーICの温度が過熱検出温度に到達したことを検出する
ことができる。すなわち、バッファ４の出力信号Voutが
レベル１（高電位）からレベル０（低電位）に変化した
とき、このレベル０の信号によってパワーICの負荷回路
を遮断するなどの保護操作を行うことにより、パワーIC
の熱破壊事故を未然に防止することができる。
110はMOSFET3の静特性としてのVD−ID特性曲線、曲線12
1,122,123,124,125は３段増幅された逆漏れ電流IEの温
度T1からT5における電圧特性曲線である。図において、
MOSFETは印加するドレーン電圧VDを零から徐々に増加す
るとドレーン電流IDが最初急増し、ピンチオフ電圧を超
えた時点でIDは定電流（図の場合30μＡ）に安定する。
一方、NPNトランジスタ2Cの出力エミッタ電流IEは温度
がT1からT5に向けて上昇するにともなって曲線がIEの大
きい側にほぼ平行移動する形で上昇する。第２図の過熱
検出回路の場合、MOSFET3に流入するドレーン電流IDはN
PNトランジスタ2Cのエミッタ電流IEに他にならないの
で、MOSFET3にエミッタ電流IEが流れることによって生
ずるMOSFETの電位降下、いいかえればMOSFETのドレーン
電圧VDは、曲線110と各温度における曲線121から125と
の各交点で決まり、パワーICの温度がT1,T2,T3と低い領
域では曲線121,122,123は曲線110の立ち上り部分と交差
して極めて低いドレーン電圧V1,V2,V3に変換されるのに
対し、温度T4およびT5においては、曲線124および125が
曲線110の定電流領域と交差して大きなドレーン電圧V4,
V5に変換される。したがって、温度T4およびT5が過熱検
出温度に対応するように過熱検出回路を構成しておくこ
とにより、過熱検出温度領域T4ないしT5において僅かな
温度変化を大きな電圧変化に変換することが可能にな
る。すなわち、バッファ４に設定するしきい値Vthを例
えばV4に設定しておくことによりMOSFETのドレーン電圧
VDがVthを超えたとき、バッファ４がドレーン電圧VDを
反転した低レベルの信号Voutを出力することにより、パ
ワーICの温度が過熱検出温度に到達したことを検出する
ことができる。すなわち、バッファ４の出力信号Voutが
レベル１（高電位）からレベル０（低電位）に変化した
とき、このレベル０の信号によってパワーICの負荷回路
を遮断するなどの保護操作を行うことにより、パワーIC
の熱破壊事故を未然に防止することができる。
なお、第２図の回路における過熱検出温度の調整は、
PN接合１の接合面積の決め方、NPNトランジスタ２の電
流増幅率や増幅段数の決め方、デプレッション形MOSFET
3の飽和電流値の選び方などによってあらかじめ任意に
設定でき、かつバッファ４のしきい値Vthの調整によっ
て変更が可能であるなどフレキシビリティの大きい過熱
検出回路を構成することが可能であり、実用上50℃から
200℃を超える温度まで自由かつ高精度に過熱検出温度
を設定できる過熱検出回路を得ることができる。特に、
ダートリン接続のバイポーラトランジスタを用いること
により、増幅率が大幅に向上するので、逆バイアスされ
るPN接合の面積が小さくでき、コスト的にも優れたもの
となる。
PN接合１の接合面積の決め方、NPNトランジスタ２の電
流増幅率や増幅段数の決め方、デプレッション形MOSFET
3の飽和電流値の選び方などによってあらかじめ任意に
設定でき、かつバッファ４のしきい値Vthの調整によっ
て変更が可能であるなどフレキシビリティの大きい過熱
検出回路を構成することが可能であり、実用上50℃から
200℃を超える温度まで自由かつ高精度に過熱検出温度
を設定できる過熱検出回路を得ることができる。特に、
ダートリン接続のバイポーラトランジスタを用いること
により、増幅率が大幅に向上するので、逆バイアスされ
るPN接合の面積が小さくでき、コスト的にも優れたもの
となる。
上述の実施例においては、過熱検出回路を僅か６点の
構成素子で構成してPN接合の微弱な逆漏れ電流の温度依
存性を大きな２値化信号に変換して出力できるととも
に、パワーICの製造プロセスを利用して過熱検出回路を
共通の半導体基板上に容易に形成することができる。ま
た、微弱ながら大きな温度依存性を有するPN接合の逆漏
れ電流を、NPNトランジスタの増幅率の温度依存性を利
用して増幅し、かつデプレッション型MOSFETの定電流特
性を利用して過熱検出温度領域のみを大きな電圧変化に
変換し、これをしきい値を有するバッファにより符号化
された信号に変換して出力するように構成したことによ
り、PN接合の逆漏れ電流が微弱であることによる信号処
理の技術的困難性を巧みに解決でき、過熱温度を精度よ
く検出することができる。
構成素子で構成してPN接合の微弱な逆漏れ電流の温度依
存性を大きな２値化信号に変換して出力できるととも
に、パワーICの製造プロセスを利用して過熱検出回路を
共通の半導体基板上に容易に形成することができる。ま
た、微弱ながら大きな温度依存性を有するPN接合の逆漏
れ電流を、NPNトランジスタの増幅率の温度依存性を利
用して増幅し、かつデプレッション型MOSFETの定電流特
性を利用して過熱検出温度領域のみを大きな電圧変化に
変換し、これをしきい値を有するバッファにより符号化
された信号に変換して出力するように構成したことによ
り、PN接合の逆漏れ電流が微弱であることによる信号処
理の技術的困難性を巧みに解決でき、過熱温度を精度よ
く検出することができる。
第４図は、第２の発明の実施例である過熱検出回路を
示す回路構成図、第５図は第４図の過熱検出回路の動作
を説明するためのタイムチャートである。第４図におい
て、過熱検出回路は第１の実施例と同様に構成された第
１の検出回路10と、これにNPNトランジスタ2Dを追加し
た４段増幅回路12を有する第２の検出回路11と、両検出
回路の出力信号V10およびV11を入力信号とするヒステリ
シス回路20とで構成される。なお、ヒステリシス回路20
は、第２の検出回路11の出力V11を反転して出力するイ
ンバータ13と、第１の検出回路10の出力V10をセット信
号，インバータ13の出力V13をリセット信号として受け
て、合成出力VXおよび反転出力Ｖを出力する相互にフ
ィードバック結合された一対のNAND回路14および15とで
構成される。
示す回路構成図、第５図は第４図の過熱検出回路の動作
を説明するためのタイムチャートである。第４図におい
て、過熱検出回路は第１の実施例と同様に構成された第
１の検出回路10と、これにNPNトランジスタ2Dを追加し
た４段増幅回路12を有する第２の検出回路11と、両検出
回路の出力信号V10およびV11を入力信号とするヒステリ
シス回路20とで構成される。なお、ヒステリシス回路20
は、第２の検出回路11の出力V11を反転して出力するイ
ンバータ13と、第１の検出回路10の出力V10をセット信
号，インバータ13の出力V13をリセット信号として受け
て、合成出力VXおよび反転出力Ｖを出力する相互にフ
ィードバック結合された一対のNAND回路14および15とで
構成される。
つぎに第４図のように構成された過熱検出回路の動作
を第５図に示すタイムチャートを参照しつつ説明する。
まず、第１の検出回路10のバッファ４のしきい値が過熱
検出温度THに相応する値に設定される。第２の検出回路
11のバッファ４のしきい値も上記と同じ値に設定する
と、４段増幅回路12の出力エミッタ電流I12が第１の検
出回路の３段増幅回路２の出力エミッタ電流I2より大き
い分だけ第２の検出回路の検出温度TLは低くなり、両者
の検出温度THとTLとの間に第５図に示す検出温度差ΔＴ
が設定される。このように、第１の検出回路10と第２の
検出回路11とでバイポーラトランジスタのダーリントン
接続の段数を異ならせることにより過熱検出温度を変え
る手法であるため、第１の検出回路と第２の検出回路と
の温度検出の逆転が防止できるという効果も奏する。
を第５図に示すタイムチャートを参照しつつ説明する。
まず、第１の検出回路10のバッファ４のしきい値が過熱
検出温度THに相応する値に設定される。第２の検出回路
11のバッファ４のしきい値も上記と同じ値に設定する
と、４段増幅回路12の出力エミッタ電流I12が第１の検
出回路の３段増幅回路２の出力エミッタ電流I2より大き
い分だけ第２の検出回路の検出温度TLは低くなり、両者
の検出温度THとTLとの間に第５図に示す検出温度差ΔＴ
が設定される。このように、第１の検出回路10と第２の
検出回路11とでバイポーラトランジスタのダーリントン
接続の段数を異ならせることにより過熱検出温度を変え
る手法であるため、第１の検出回路と第２の検出回路と
の温度検出の逆転が防止できるという効果も奏する。
ここで、パワーICの温度Ｔが第５図に示すように変化
したと仮定する。温度Ｔが検出温度TL以下である時刻t1
時点以前では両検出回路10および11の出力信号V10およ
びV11はレベル１（Ｈレベル）であり、したがってヒス
テリシス回路の反転出力Ｖはレベル1,合成出力VXはレ
ベル０を保つリセット状態となる。ICの温度Ｔが時刻t1
で検出温度TLに上昇すると、第２の検出回路11はこれを
検知してその出力信号V11をレベル０に変えるが、これ
をインバータ13を介して受けるNANDゲート14,15の出力
は変化しない。さらにt2,t3時点で温度Ｔが検出温度TL
以下に下がった場合にも出力信号V11は変化するものの
ヒステリシス回路の出力VXおよびＶは変化しない。
したと仮定する。温度Ｔが検出温度TL以下である時刻t1
時点以前では両検出回路10および11の出力信号V10およ
びV11はレベル１（Ｈレベル）であり、したがってヒス
テリシス回路の反転出力Ｖはレベル1,合成出力VXはレ
ベル０を保つリセット状態となる。ICの温度Ｔが時刻t1
で検出温度TLに上昇すると、第２の検出回路11はこれを
検知してその出力信号V11をレベル０に変えるが、これ
をインバータ13を介して受けるNANDゲート14,15の出力
は変化しない。さらにt2,t3時点で温度Ｔが検出温度TL
以下に下がった場合にも出力信号V11は変化するものの
ヒステリシス回路の出力VXおよびＶは変化しない。
t4時点で温度Ｔが第１の検出回路10の過熱検出温度TH
にまで上昇し、その出力V10がレベル１からレベル０に
変化すると、これをセット端子Ｓに受ける一対のNAND回
路はその合成出力VXをレベル１に、反転出力Ｖをレベ
ル０に変化させる。この状態はt5,t6時点、およびt7時
点で温度Ｔが過熱検出温度THをΔＴ以内の範囲で下回
り、第１の検出回路の出力信号V10が変化しても変化せ
ず、信号が持続して出力され、t8時点で温度ＴがTLにま
で低下し、これを検知した第２の検出回路11の出力信号
がレベル１に変化したとき、合成出力VXが０レベルに、
反転出力Ｖがレベル１に変化してリセット状態に戻
る。
にまで上昇し、その出力V10がレベル１からレベル０に
変化すると、これをセット端子Ｓに受ける一対のNAND回
路はその合成出力VXをレベル１に、反転出力Ｖをレベ
ル０に変化させる。この状態はt5,t6時点、およびt7時
点で温度Ｔが過熱検出温度THをΔＴ以内の範囲で下回
り、第１の検出回路の出力信号V10が変化しても変化せ
ず、信号が持続して出力され、t8時点で温度ＴがTLにま
で低下し、これを検知した第２の検出回路11の出力信号
がレベル１に変化したとき、合成出力VXが０レベルに、
反転出力Ｖがレベル１に変化してリセット状態に戻
る。
この実施例は上述のように、過熱検出回路が二つの検
出回路10および11を有し、これらの検出回路のそれぞれ
の検出温度TH,TL間に設定温度差ΔＴがあり、ヒステリ
シス回路20がこの設定温度差ΔＴに基づいてヒステリシ
ス動作を行うので、例えば過熱検出温度近傍で負荷が変
動するなどの短時間かつ小刻みなパワーICの温度変化を
温度ノイズとして排除することが可能になり、したがっ
て合成出力VXまたは反転出力Ｖによって負荷を遮断す
るなどの保護操作を安定して行えるとともに、不要な保
護動作が負荷回路に及ぼす悪影響やその際生ずる電磁ノ
イズを減らすことができるので信頼性の高い過熱保護回
路が得られる。さらに、二つの検出回路の検出温度を例
えばTH＝170℃,TL＝140℃に設定しておけば、パワーIC
の温度が一旦170℃の過熱状態に達した場合、保護操作
によって十分に安全な140℃にパワーICの温度が低下す
るまで素子をオンさせないというような安全度の高い過
熱保護を行うことができる。
出回路10および11を有し、これらの検出回路のそれぞれ
の検出温度TH,TL間に設定温度差ΔＴがあり、ヒステリ
シス回路20がこの設定温度差ΔＴに基づいてヒステリシ
ス動作を行うので、例えば過熱検出温度近傍で負荷が変
動するなどの短時間かつ小刻みなパワーICの温度変化を
温度ノイズとして排除することが可能になり、したがっ
て合成出力VXまたは反転出力Ｖによって負荷を遮断す
るなどの保護操作を安定して行えるとともに、不要な保
護動作が負荷回路に及ぼす悪影響やその際生ずる電磁ノ
イズを減らすことができるので信頼性の高い過熱保護回
路が得られる。さらに、二つの検出回路の検出温度を例
えばTH＝170℃,TL＝140℃に設定しておけば、パワーIC
の温度が一旦170℃の過熱状態に達した場合、保護操作
によって十分に安全な140℃にパワーICの温度が低下す
るまで素子をオンさせないというような安全度の高い過
熱保護を行うことができる。
第６図は第１および第２の発明における過熱保護回路
の接合回路の接合部分の構造例を示す断面図、第７図は
比較例としての構造を示す断面図、第８図はPN接合の逆
漏れ電流−電圧特性線図である。
の接合回路の接合部分の構造例を示す断面図、第７図は
比較例としての構造を示す断面図、第８図はPN接合の逆
漏れ電流−電圧特性線図である。
第７図に比較例として示す一般のダイオードとしての
PN接合１は、ｎ形基板32に形成した酸化膜33の窓を利用
してＰ形拡散層34を形成した後、りんガラス36を積んで
窓明けを行い、金属配線層37をＰ形拡散層34に電気的に
接続したものである。このようなPN接合１に逆バイアス
電圧VDDを印加した場合、逆漏れ電流ILと逆バイアス電
圧の平方根 とは、理想的なダイオードの場合第８図に理想曲線140
で示す特性を示す。すなわち、PN接合に逆バイアス電圧
VDDを印加することによって接合の基板側に空乏層38が
形成され、この空乏層の体積に比例した逆漏れ電流ILが
流れるので、理想曲線140は逆バイアス電圧VDDに対して
ゆるやかに増加する傾向を示す。ところが、逆バイアス
電圧VDDが所定のレベルを超えて高くなると、金属配線3
7の直下のｎ形基板表層部にも空乏層38Aが形成されるよ
うになり、空乏層38の体積が増加することにより、第７
図に示す比較例のPN接合の逆漏れ電流ILは理想曲線140
から外れ、比較例曲線130に示すように急増する。この
ような特性を有する比較例のPN接合を第２図または第４
図に示す過熱検出回路に使用すると、逆バイアス電圧V
DDの変動によって逆漏れ電流ILの大きさが変化し、した
がって過熱検出温度が不確実になるという不具合が発生
する。
PN接合１は、ｎ形基板32に形成した酸化膜33の窓を利用
してＰ形拡散層34を形成した後、りんガラス36を積んで
窓明けを行い、金属配線層37をＰ形拡散層34に電気的に
接続したものである。このようなPN接合１に逆バイアス
電圧VDDを印加した場合、逆漏れ電流ILと逆バイアス電
圧の平方根 とは、理想的なダイオードの場合第８図に理想曲線140
で示す特性を示す。すなわち、PN接合に逆バイアス電圧
VDDを印加することによって接合の基板側に空乏層38が
形成され、この空乏層の体積に比例した逆漏れ電流ILが
流れるので、理想曲線140は逆バイアス電圧VDDに対して
ゆるやかに増加する傾向を示す。ところが、逆バイアス
電圧VDDが所定のレベルを超えて高くなると、金属配線3
7の直下のｎ形基板表層部にも空乏層38Aが形成されるよ
うになり、空乏層38の体積が増加することにより、第７
図に示す比較例のPN接合の逆漏れ電流ILは理想曲線140
から外れ、比較例曲線130に示すように急増する。この
ような特性を有する比較例のPN接合を第２図または第４
図に示す過熱検出回路に使用すると、逆バイアス電圧V
DDの変動によって逆漏れ電流ILの大きさが変化し、した
がって過熱検出温度が不確実になるという不具合が発生
する。
第６図に示す構造では、金属配線37の直下、酸化膜33
とりんガラス層36との間に導電層としてのポリシリコン
チャネルストリッパ41を設け、これをｎ形基板32と同電
位、すなわちVDDを与えるよう構成しており、これによ
って金属配線37の下に延びた空乏層38Aが遮断される。
その結果、空乏層38の体積の増加は抑制され、逆漏れ電
流ILの電圧依存性を理想曲線140にほぼ重なる実施例曲
線141とすることができ、例えば逆バイアス電圧VDDを32
Vとした場合にも、第２図における過熱検出回路の検出
温度の変動を５℃以下にまで低減することができる。
とりんガラス層36との間に導電層としてのポリシリコン
チャネルストリッパ41を設け、これをｎ形基板32と同電
位、すなわちVDDを与えるよう構成しており、これによ
って金属配線37の下に延びた空乏層38Aが遮断される。
その結果、空乏層38の体積の増加は抑制され、逆漏れ電
流ILの電圧依存性を理想曲線140にほぼ重なる実施例曲
線141とすることができ、例えば逆バイアス電圧VDDを32
Vとした場合にも、第２図における過熱検出回路の検出
温度の変動を５℃以下にまで低減することができる。
第９図は第６図の構造の変形例を示す要部の断面図で
あり、ｎ形基板32,その表面に形成されたＰ形拡散層34
およびn+拡散層39で構成されるPN接合１とNPNトランジ
スタ2Aに対し、その金属配線層37の直下のｎ形基板32の
表面にn+拡散形チャネルストッパ51を設けたことが第６
図の構造と異なっており、第６図の構造と同様に金属配
線層37の下に延びる空乏層38Aが遮断されて、空乏層38
の体積の電圧依存性が抑制されることにより、PN接合１
の逆漏れ電流ILを理想曲線に一致するように制御するこ
とができる。
あり、ｎ形基板32,その表面に形成されたＰ形拡散層34
およびn+拡散層39で構成されるPN接合１とNPNトランジ
スタ2Aに対し、その金属配線層37の直下のｎ形基板32の
表面にn+拡散形チャネルストッパ51を設けたことが第６
図の構造と異なっており、第６図の構造と同様に金属配
線層37の下に延びる空乏層38Aが遮断されて、空乏層38
の体積の電圧依存性が抑制されることにより、PN接合１
の逆漏れ電流ILを理想曲線に一致するように制御するこ
とができる。
なお、第９図においては、n+拡散形チャネルストッパ
51と同時に初段のNPNトランジスタ2AのエミッタをＰ形
拡散層34の中に形成することにより、図中に等価回路で
示されるPN接合のダイオード１と、NPNトランジスタ2A
とが複合化した回路を構成しており、過熱検出回路をパ
ワーICと共通の基板上に共通の製造プロセスによって安
価に形成できるとともに、NPNトランジスタ2Aのエミッ
タ電流の電源電圧依存性も小さくすることができ、した
がって検出温度に及ぼす電源電圧の影響が排除されて、
高電圧のパワーICと同じ電源に接続しても検出温度を精
度よく検出できる構造を有する過熱検出回路を得ること
ができる。
51と同時に初段のNPNトランジスタ2AのエミッタをＰ形
拡散層34の中に形成することにより、図中に等価回路で
示されるPN接合のダイオード１と、NPNトランジスタ2A
とが複合化した回路を構成しており、過熱検出回路をパ
ワーICと共通の基板上に共通の製造プロセスによって安
価に形成できるとともに、NPNトランジスタ2Aのエミッ
タ電流の電源電圧依存性も小さくすることができ、した
がって検出温度に及ぼす電源電圧の影響が排除されて、
高電圧のパワーICと同じ電源に接続しても検出温度を精
度よく検出できる構造を有する過熱検出回路を得ること
ができる。
この発明は前述のように、逆バイアスされたPN接合の
逆漏れ電流をダーリントン接続のバイポーラトランジス
タで所定レベルに増幅し、増幅された電流を判断回路の
定電流回路の電位降下に変換し、しきい値を有するバッ
ファにより過熱温度をこれに対応した２値化信号に変換
して出力する過熱検出回路をパワーICの共通の基板上に
形成するよう構成した。その結果、PN接合ダイオードの
逆漏れ電流の大きな温度依存性およびバイポーラトラン
ジスタの増幅率の温度依存性を利用してパワーICの温度
変化を信号処理可能な大きさの電流に増幅でき、かつ過
熱検出温度領域の電流を定電流回路としてのデプレッシ
ョン形MOSFETの定電流領域を利用して大きな電圧変化に
変換できるので、従来の技術に比べて過熱検出温度であ
る150℃から180℃の温度領域で温度の検出感度がとくに
高い過熱検出回路が得られるとともに、回路が僅か６点
の部品で構成され、かつパワーICと共通の基板上に同様
の製造プロセスによって形成されることにより、小型か
つ安価な過熱検出回路を内蔵したパワーICを提供するこ
とができる。
逆漏れ電流をダーリントン接続のバイポーラトランジス
タで所定レベルに増幅し、増幅された電流を判断回路の
定電流回路の電位降下に変換し、しきい値を有するバッ
ファにより過熱温度をこれに対応した２値化信号に変換
して出力する過熱検出回路をパワーICの共通の基板上に
形成するよう構成した。その結果、PN接合ダイオードの
逆漏れ電流の大きな温度依存性およびバイポーラトラン
ジスタの増幅率の温度依存性を利用してパワーICの温度
変化を信号処理可能な大きさの電流に増幅でき、かつ過
熱検出温度領域の電流を定電流回路としてのデプレッシ
ョン形MOSFETの定電流領域を利用して大きな電圧変化に
変換できるので、従来の技術に比べて過熱検出温度であ
る150℃から180℃の温度領域で温度の検出感度がとくに
高い過熱検出回路が得られるとともに、回路が僅か６点
の部品で構成され、かつパワーICと共通の基板上に同様
の製造プロセスによって形成されることにより、小型か
つ安価な過熱検出回路を内蔵したパワーICを提供するこ
とができる。
また、互いに検出温度の異なる二組の検出回路とヒス
テリシス回路とによって過熱検出回路を構成した場合に
は、検出温度差Δの設計の仕方によって検出温度近傍に
おけるパワーICの短周期かつ小さい温度変化を温度ノイ
ズとして保護動作の対称から除外することが可能にな
り、無駄な保護動作の繰り返しが負荷回路に及ぼす悪影
響やこれに基づいて発生する電磁ノイズが排除されると
ともに、一旦温度異常が検出されたパワーICはその温度
がΔＴ低い十分安全な温度に低下したことが確認される
まで運転の再開が阻止されるので、保護動作が確実，安
定，かつ安全で信頼性の高い過熱保護回路を提供するこ
とができる。
テリシス回路とによって過熱検出回路を構成した場合に
は、検出温度差Δの設計の仕方によって検出温度近傍に
おけるパワーICの短周期かつ小さい温度変化を温度ノイ
ズとして保護動作の対称から除外することが可能にな
り、無駄な保護動作の繰り返しが負荷回路に及ぼす悪影
響やこれに基づいて発生する電磁ノイズが排除されると
ともに、一旦温度異常が検出されたパワーICはその温度
がΔＴ低い十分安全な温度に低下したことが確認される
まで運転の再開が阻止されるので、保護動作が確実，安
定，かつ安全で信頼性の高い過熱保護回路を提供するこ
とができる。
この発明は前述のように、過熱保護回路の構造とし
て、PN接合またはNPNトランジスタの金属配線の直下に
導電層としてのチャネルストッパを設けるよう構成した
ので、接合下部の空乏層が金属配線下に広がることを阻
止できるので、PN接合の逆漏れ電流やNPNトランジスタ
のエミッタ電流等の電圧依存性が排除され、したがって
電圧の高いパワーICの共通の基板上に過熱検出回路を形
成しても電圧依存性や電圧の変動による検出温度の変動
が阻止され、例えば電源電圧を32Vとした場合でも過熱
検出温度の変動を５℃以下に保持できる信頼性の高い過
熱検出回路を内蔵したパワーIC等のパワーデバイスを提
供することができる。
て、PN接合またはNPNトランジスタの金属配線の直下に
導電層としてのチャネルストッパを設けるよう構成した
ので、接合下部の空乏層が金属配線下に広がることを阻
止できるので、PN接合の逆漏れ電流やNPNトランジスタ
のエミッタ電流等の電圧依存性が排除され、したがって
電圧の高いパワーICの共通の基板上に過熱検出回路を形
成しても電圧依存性や電圧の変動による検出温度の変動
が阻止され、例えば電源電圧を32Vとした場合でも過熱
検出温度の変動を５℃以下に保持できる信頼性の高い過
熱検出回路を内蔵したパワーIC等のパワーデバイスを提
供することができる。
第１図はこの発明の原理を説明するための逆漏れ電流対
温度特線図、第２図は第１の発明の実施例である過熱検
出回路を示す回路構成図、第３図はその実施例の動作を
示す説明図、第４図は第２の発明の実施例を示す回路構
成図、第５図はその実施例の動作を説明するためのタイ
ムチャート、第６図は第１および第２の発明の構造を示
す要部の断面図、第７図は比較例の構造を示す要部の断
面図、第８図は第６図の構造および比較例の逆漏れ電流
特性を示す特性線図、第９図は第６図の変形例を示す断
面図、第10図は従来技術の一例を示す回路構成図、第11
図は従来技術の原理を説明するためのバイポーラトラン
ジスタのVBE対温度特性線図である。 １……PN接合、2A,2B,2C,2D,91……NPNトランジスタ
（バイポーラトランジスタ）、２……３段増幅回路、３
……デプレッション形MOSFET（定電流回路）、４……し
きい値Vthを有するバッファ、５……判断回路、10……
過熱検出回路（第１の検出回路）、11……第２の検出回
路、12……４段増幅回路、13……インバータ、14,15…
…NAND回路、20……ヒステリシス回路、32……ｎ形基板
（第２の層）、34……Ｐ形拡散層（第１の層）、37……
金属配線層、38,38A……空乏層、41……ポリシリコンチ
ャネルストッパ、39……n+拡散層、51……n+拡散形チャ
ネルストッパ、92,94……オペアンプ、IL……逆漏れ電
流、V0……電位降下、Ｔ……温度、Vout,VX,V……出
力信号。
温度特線図、第２図は第１の発明の実施例である過熱検
出回路を示す回路構成図、第３図はその実施例の動作を
示す説明図、第４図は第２の発明の実施例を示す回路構
成図、第５図はその実施例の動作を説明するためのタイ
ムチャート、第６図は第１および第２の発明の構造を示
す要部の断面図、第７図は比較例の構造を示す要部の断
面図、第８図は第６図の構造および比較例の逆漏れ電流
特性を示す特性線図、第９図は第６図の変形例を示す断
面図、第10図は従来技術の一例を示す回路構成図、第11
図は従来技術の原理を説明するためのバイポーラトラン
ジスタのVBE対温度特性線図である。 １……PN接合、2A,2B,2C,2D,91……NPNトランジスタ
（バイポーラトランジスタ）、２……３段増幅回路、３
……デプレッション形MOSFET（定電流回路）、４……し
きい値Vthを有するバッファ、５……判断回路、10……
過熱検出回路（第１の検出回路）、11……第２の検出回
路、12……４段増幅回路、13……インバータ、14,15…
…NAND回路、20……ヒステリシス回路、32……ｎ形基板
（第２の層）、34……Ｐ形拡散層（第１の層）、37……
金属配線層、38,38A……空乏層、41……ポリシリコンチ
ャネルストッパ、39……n+拡散層、51……n+拡散形チャ
ネルストッパ、92,94……オペアンプ、IL……逆漏れ電
流、V0……電位降下、Ｔ……温度、Vout,VX,V……出
力信号。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−71827（ＪＰ，Ａ) 特開 昭61−279901（ＪＰ，Ａ) 特開 昭54−75278（ＪＰ，Ａ) 特開 昭56−120153（ＪＰ，Ａ) 特開 昭59−223802（ＪＰ，Ａ) 特開 昭63−211664（ＪＰ，Ａ) 特公 昭58−3394（ＪＰ，Ｂ２) 特公 昭61−25220（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/822 H01L 27/04
Claims (2)
- 【請求項１】パワーICと共通の半導体基板上に形成され
てパワーICの過熱を検出する回路であって、該回路は、
逆バイアスされるPN接合と、このPN接合の温度によって
変化する正の温度依存性の逆漏れ電流を所定レベルに増
幅するトランジスタと、増幅された電流を定電流回路の
電位降下として検出し検出電圧値があらかじめ定まる所
定レベルを超えたとき前記パワーICが過熱温度に達した
ものと判断して信号を発する判断回路とを備え、逆バイ
アスされるPN接合が形成された半導体表面において、前
記PN接合を形成する第１の層に電気的に接続された配線
層と前記PN接合を形成する第２の層との間に導電性を有
する第３の層を設け、この第３の層を前記第２の層に電
気的に接続してなることを特徴とするパワーICの過熱検
出回路。 - 【請求項２】パワーICと共通の半導体基板上に形成され
てパワーICの過熱を検出する回路であって、該回路は、
逆バイアスされるPN接合と、このPN接合の温度によって
変化する正の温度依存性の逆漏れ電流を所定レベルに増
幅するトランジスタと、増幅された電流を定電流回路の
電位降下として検出し検出電圧値があらかじめ定まる所
定レベルを超えたとき前記パワーICが所定温度に達した
ものと判断して信号を発する判断回路とを有する互いに
検出する所定温度が異なる第1,第２の検出回路からな
り、検出する所定温度が過熱温度領域にある前記第１の
検出回路、および前記第１の検出回路より検出する所定
温度が所定レベル低い前記第２の検出回路と、前記パワ
ーICの温度上昇時には前記第１の検出回路の所定温度を
超えたことをその出力信号により検知して過熱を報知す
る信号を出力し、温度の下降時には前記第２の検出回路
の所定温度以下に低下したことをその出力信号により検
知するまで前記過熱を報知する信号を持続して出力する
ヒステリシス回路とを備え、逆バイアスされるPN接合が
形成された半導体表面において、前記PN接合を形成する
第１の層に電気的に接続された配線層と前記PN接合を形
成する第２の層との間に導電性を有する第３の層を設
け、この第３の層を前記第２の層に電気的に接続してな
ることを特徴とするパワーICの過熱検出回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/553,340 US5070322A (en) | 1989-07-19 | 1990-07-17 | An overheating detection circuit including a reversely biased junction having a temperature dependent reverse leakage current for detecting overheating of a power integrated circuit |
| DE69031740T DE69031740T2 (de) | 1989-07-19 | 1990-07-18 | Übertemperatur-Detektorschaltung zur Verwendung mit einer integrierten Leistungsschaltung |
| DE69024121T DE69024121T2 (de) | 1989-07-19 | 1990-07-18 | Übertemperatur-Detektorschaltung zur Verwendung mit einer integrierten Leistungsschaltung |
| EP90113792A EP0409214B1 (en) | 1989-07-19 | 1990-07-18 | Overheating detection circuit for use with a power integrated circuit |
| EP94105190A EP0617497B1 (en) | 1989-07-19 | 1990-07-18 | Overheating detection circuit for use with a power integrated circuit |
| KR1019900010934A KR0138646B1 (ko) | 1989-07-19 | 1990-07-19 | 전력 ic 의 과열검출회로 및 그 구조 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18695189 | 1989-07-19 | ||
| JP1-186951 | 1989-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03148861A JPH03148861A (ja) | 1991-06-25 |
| JP2794880B2 true JP2794880B2 (ja) | 1998-09-10 |
Family
ID=16197581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2053086A Expired - Lifetime JP2794880B2 (ja) | 1989-07-19 | 1990-03-05 | パワーｉｃの過熱検出回路とその構造 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0617497B1 (ja) |
| JP (1) | JP2794880B2 (ja) |
| KR (1) | KR0138646B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998012815A1 (de) * | 1996-09-18 | 1998-03-26 | Siemens Aktiengesellschaft | Temperaturgeschütztes elektrisches schalter-bauelement |
| KR100471521B1 (ko) * | 1997-02-19 | 2006-04-21 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 온도센서회로를구비한파워반도체장치 |
| DE19743253A1 (de) * | 1997-09-30 | 1999-04-08 | Siemens Ag | Verfahren zum Schutz von Schaltungskomponenten einer integrierten Schaltung gegen zu hohe Betriebstemperaturen sowie entsprechend ausgelegte Schutzschaltung |
| DE102005039685B4 (de) * | 2005-08-22 | 2007-10-11 | Siemens Ag | Verfahren zur Identifizierung eines kontrastierten Blutgefäßes in digitalen Bilddaten |
| KR100900266B1 (ko) * | 2007-06-26 | 2009-05-29 | (주)태진기술 | 과열방지회로 |
| JP5034919B2 (ja) * | 2007-12-13 | 2012-09-26 | 富士電機株式会社 | 温度センサ回路 |
| JP6666716B2 (ja) * | 2015-12-28 | 2020-03-18 | ローム株式会社 | 温度検出回路及びそれを用いた回路装置 |
| US11213448B2 (en) | 2017-07-31 | 2022-01-04 | Allen Medical Systems, Inc. | Rotation lockout for surgical support |
| US20220140826A1 (en) * | 2020-10-29 | 2022-05-05 | Texas Instruments Incorporated | Temperature control for power devices |
| US12088286B2 (en) * | 2021-06-30 | 2024-09-10 | Texas Instruments Incorporated | Temperature sensors |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4345218A (en) * | 1980-09-08 | 1982-08-17 | National Semiconductor Corporation | Two stage thermal shutdown |
| JPS583394A (ja) * | 1981-06-29 | 1983-01-10 | Toshiba Corp | 圧電振動子の製造方法 |
| JPS59223802A (ja) * | 1983-06-02 | 1984-12-15 | Ricoh Co Ltd | 温度コントロ−ル装置 |
| JPS61279901A (ja) * | 1985-06-05 | 1986-12-10 | Chino Corp | 調節計 |
| JPS6271827A (ja) * | 1985-09-26 | 1987-04-02 | Seiko Epson Corp | 温度検出回路 |
| US4730228A (en) * | 1986-03-21 | 1988-03-08 | Siemens Aktiengesellschaft | Overtemperature detection of power semiconductor components |
| JPS63211664A (ja) * | 1987-02-27 | 1988-09-02 | Hitachi Ltd | 半導体集積回路装置 |
-
1990
- 1990-03-05 JP JP2053086A patent/JP2794880B2/ja not_active Expired - Lifetime
- 1990-07-18 EP EP94105190A patent/EP0617497B1/en not_active Expired - Lifetime
- 1990-07-19 KR KR1019900010934A patent/KR0138646B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03148861A (ja) | 1991-06-25 |
| KR910003804A (ko) | 1991-02-28 |
| KR0138646B1 (ko) | 1998-04-27 |
| EP0617497B1 (en) | 1997-11-19 |
| EP0617497A1 (en) | 1994-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5070322A (en) | An overheating detection circuit including a reversely biased junction having a temperature dependent reverse leakage current for detecting overheating of a power integrated circuit | |
| US8780517B2 (en) | Semiconductor apparatus and temperature detection circuit | |
| US5378936A (en) | Voltage level detecting circuit | |
| US6628558B2 (en) | Proportional to temperature voltage generator | |
| US5373227A (en) | Control circuit responsive to its supply voltage level | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US5355123A (en) | Overheating detection circuit for detecting overheating of a power device | |
| US9666505B1 (en) | Power MOS transistor die with temperature sensing function and integrated circuit | |
| CN101105413A (zh) | 温度监测电路 | |
| JP2794880B2 (ja) | パワーｉｃの過熱検出回路とその構造 | |
| EP0994335A2 (en) | Comparing and amplifying detector circuit | |
| US20200212850A1 (en) | Temperature detection circuit, power amplification circuit, and electronic device | |
| KR20190113551A (ko) | 볼티지 레귤레이터 | |
| US5349336A (en) | Overheating detection circuit for detecting overheating of a power device | |
| JPH0878494A (ja) | 集積回路上の温度検出器 | |
| EP0409214B1 (en) | Overheating detection circuit for use with a power integrated circuit | |
| US20120327972A1 (en) | Temperature sensor | |
| JP3132587B2 (ja) | パワーデバイスの過熱検出回路 | |
| EP0488088B1 (en) | Overheating detection circuit for detecting overheating of a power device | |
| US12032396B2 (en) | Voltage generating circuit and semiconductor device for suppressing leakage current | |
| KR102708975B1 (ko) | 파워 온 리셋 회로 및 이를 포함하는 집적 회로 | |
| US9972614B2 (en) | Overheat detection circuit and power supply apparatus | |
| US7837384B2 (en) | Process-invariant low-quiescent temperature detection circuit | |
| CN114353976A (zh) | 温度检测电路 | |
| US20130141152A1 (en) | Voltage controlled variable resistor suitable for large scale signal application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |