JPH0314112A - リセット装置 - Google Patents
リセット装置Info
- Publication number
- JPH0314112A JPH0314112A JP1150902A JP15090289A JPH0314112A JP H0314112 A JPH0314112 A JP H0314112A JP 1150902 A JP1150902 A JP 1150902A JP 15090289 A JP15090289 A JP 15090289A JP H0314112 A JPH0314112 A JP H0314112A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- backup
- reset
- function
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、バック・アップ機能付のマイクロコンピュ
ータを備えた磁気記録再生装置に関し、詳シくはマイク
ロコンピュータで構成された制御系のリセット装置に関
する。
ータを備えた磁気記録再生装置に関し、詳シくはマイク
ロコンピュータで構成された制御系のリセット装置に関
する。
[従来の技術]
第2図は従来の磁気記録再生装置のマイクロコンピュー
タで構成された制御系を示すブロック回路図で、(1)
は電源、(2) 、 (3)はリセット回路、(4)は
バック会アップ回路、(5)はバック・アップ機能を有
するlチップマイクロコンピュータ、(6)はバック・
アップ機能を持たない1チツプマイクロコンピユータで
ある。
タで構成された制御系を示すブロック回路図で、(1)
は電源、(2) 、 (3)はリセット回路、(4)は
バック会アップ回路、(5)はバック・アップ機能を有
するlチップマイクロコンピュータ、(6)はバック・
アップ機能を持たない1チツプマイクロコンピユータで
ある。
つぎに動作について説明する。
電源(1)の電圧が正常な電圧より低下すると、リセッ
ト回路(3)はこれを検知してバック・アップ回路(0
に検知信号を送出し、バックアップ回路(4)はマイク
ロコンピュータ(5)にバックアップ信号を与えてマイ
クロコンピュータ(5)はマイクロコンピュータ(6)
との間の情報の受渡しを停止し、内部処理だけを行なう
バック・アップモードとなり、このバック・アップモー
ドでの許容時間内に電源電圧が回復しないとき、マイク
ロコンピュータ(5)は制御機能を喪失する。
ト回路(3)はこれを検知してバック・アップ回路(0
に検知信号を送出し、バックアップ回路(4)はマイク
ロコンピュータ(5)にバックアップ信号を与えてマイ
クロコンピュータ(5)はマイクロコンピュータ(6)
との間の情報の受渡しを停止し、内部処理だけを行なう
バック・アップモードとなり、このバック・アップモー
ドでの許容時間内に電源電圧が回復しないとき、マイク
ロコンピュータ(5)は制御機能を喪失する。
つぎに、電源電圧が回復すると、マイクロコンピュータ
(5)はバック・アップモードに復帰し、同時にリセッ
ト回路(2)はリセット信号を送出してマイクロコンピ
ュータ(5)を初期化する。
(5)はバック・アップモードに復帰し、同時にリセッ
ト回路(2)はリセット信号を送出してマイクロコンピ
ュータ(5)を初期化する。
他方、リセット回路(3)は電源電圧の回復を検知して
リセット信号を送出し、マイクロコンピュータ(6)を
初期化する。
リセット信号を送出し、マイクロコンピュータ(6)を
初期化する。
ついで電源電圧が正常な電圧値に復帰子ると、リセット
回路(3)はこれを検知して検知信号をバック・アップ
回路(4)に送出し、バック・アップ回路(4)はバッ
ク・アップ解除信号を送出してマイクロコンピュータ(
5)のバック・アップモードを解除し、正常な動作モー
ドに復帰させる。
回路(3)はこれを検知して検知信号をバック・アップ
回路(4)に送出し、バック・アップ回路(4)はバッ
ク・アップ解除信号を送出してマイクロコンピュータ(
5)のバック・アップモードを解除し、正常な動作モー
ドに復帰させる。
従来のリセット装置は、電源(1)の瞬蒔停電後に電圧
が回復する時、マイクロコンピュータ(5)が/へツク
・アップモードとなるタイミングと、マイクロコンピュ
ータ(6)にリセットがかかるタイミングにずれがある
と、リセットのかかったマイクロコンピュータ(6)と
バック・アップモードのマイクロコンピュータ(5)と
の間の情報のやりとりが途切れ、停電前の動作の継続を
停止してしまうことになる。
が回復する時、マイクロコンピュータ(5)が/へツク
・アップモードとなるタイミングと、マイクロコンピュ
ータ(6)にリセットがかかるタイミングにずれがある
と、リセットのかかったマイクロコンピュータ(6)と
バック・アップモードのマイクロコンピュータ(5)と
の間の情報のやりとりが途切れ、停電前の動作の継続を
停止してしまうことになる。
このような欠点を除去するため、従来のりセット装置で
はマイクロコンピュータ(6)のリセット信号入力端子
とGNDとの間にコンデンサ(7)を設け、瞬時停電な
どのときには、−マイクロコンピュータ(6)にリセッ
トがかからないようにしていた。
はマイクロコンピュータ(6)のリセット信号入力端子
とGNDとの間にコンデンサ(7)を設け、瞬時停電な
どのときには、−マイクロコンピュータ(6)にリセッ
トがかからないようにしていた。
[発明が解決しようとする課題]
従来のリセット装置は以上のように構成されているので
、マイクロコンピュータの数だけリセット回路を必要と
し、高価なものとなる。
、マイクロコンピュータの数だけリセット回路を必要と
し、高価なものとなる。
また、瞬時停電などの場合に、誤った制御動作を行う場
合があるという問題点があった。
合があるという問題点があった。
この発明は上記のような問題点の解消を目的としてなさ
れたもので、リセット回路が一つで足り、かつ瞬時停電
などのときに誤った制御動作を行うことのない複数の1
チツプマイクロコンピユータを用いた制御系のリセット
装置を得ることを目的とする。
れたもので、リセット回路が一つで足り、かつ瞬時停電
などのときに誤った制御動作を行うことのない複数の1
チツプマイクロコンピユータを用いた制御系のリセット
装置を得ることを目的とする。
つぎに、電源電圧が回復すると、マイクロコンピュータ
(5)は、まず、バック・アップ回路(4)からの信号
で、バック・アップモードでの動作を開始し、リセット
回路(2)はリセット信号を送出してマイクロコンピュ
ータ(5)をリセットする。
(5)は、まず、バック・アップ回路(4)からの信号
で、バック・アップモードでの動作を開始し、リセット
回路(2)はリセット信号を送出してマイクロコンピュ
ータ(5)をリセットする。
さらに電圧が通常動作可能電圧まで回復すると、バック
・アップ回路(4)はこれを検知してバック・アップ解
除信号を送出してバック・アップモードを解除し、正常
な動作モードに復帰する。
・アップ回路(4)はこれを検知してバック・アップ解
除信号を送出してバック・アップモードを解除し、正常
な動作モードに復帰する。
この時、同時にマイクロコンピュータ(8)からマイク
ロコンピュータ(6)にリセット信号を送出し、マイク
ロコンピュータ(8)はリセットされてマイクロコンピ
ュータ(8)との間の情報のやりとりが開始される。こ
のため、マイクロコンピュータ(5) 、 (e)間
の情報のやりとりが途切れることはない。
ロコンピュータ(6)にリセット信号を送出し、マイク
ロコンピュータ(8)はリセットされてマイクロコンピ
ュータ(8)との間の情報のやりとりが開始される。こ
のため、マイクロコンピュータ(5) 、 (e)間
の情報のやりとりが途切れることはない。
なお、瞬時停電時においても、マイクロコンピュータ(
5)が正常な動作モードに復帰したときリセット信号を
送出してマイクロコンピュータ(6)をリセットするの
で、上記と同様に情報のやりとりが途切れることがなく
、誤った制御動作を行うことはない。
5)が正常な動作モードに復帰したときリセット信号を
送出してマイクロコンピュータ(6)をリセットするの
で、上記と同様に情報のやりとりが途切れることがなく
、誤った制御動作を行うことはない。
[課題を解決するための手段]
この発明に係るリセット装置は、電源電圧が所定値に低
下したときバックφアップ信号をパックφアップ機能を
有するマイクロコンピュータに入力するバック・アップ
回路と、制御機能を喪失した上記マイクロコンピュータ
がバック・アップモードでの制御機能を回復したとき当
該マイクロコンピュータにリセット信号を入力するリセ
ット回路と、上記マイクロコンピュータに設けられ当該
マイクロコンピュータが正常な制御機能を回復したとき
リセット信号を送出して他のマイクロコンピュータをリ
セットする手段とを備えた点を特徴とする特 [作用] この発明におけるバック舎アップ回路は、電源電圧がバ
ック・アップ機能を有するマイクロコンピュータの正常
な動作範囲以下となったときこれを検知してバック・ア
ップ信号を送出して上記マイクロコンピュータをバック
拳アップモートi;:移行させる。リセット回路は、制
御機能を喪失したマイクロコンピュータがバック・アッ
プモードでの制御機能を回復したときリセット信号を送
出して当該マイクロコンピュータをリセットする。」−
記パツク・アップ機能を有するマイクロコンピュータは
、正常な制御機能を回復したとき他のバック・アップ機
能を持たないマイクロコンピュータにリセット信号を送
出してリセットし、各マイクロコンピュータ間の情報の
やりとりが途切れることがないように制御する。
下したときバックφアップ信号をパックφアップ機能を
有するマイクロコンピュータに入力するバック・アップ
回路と、制御機能を喪失した上記マイクロコンピュータ
がバック・アップモードでの制御機能を回復したとき当
該マイクロコンピュータにリセット信号を入力するリセ
ット回路と、上記マイクロコンピュータに設けられ当該
マイクロコンピュータが正常な制御機能を回復したとき
リセット信号を送出して他のマイクロコンピュータをリ
セットする手段とを備えた点を特徴とする特 [作用] この発明におけるバック舎アップ回路は、電源電圧がバ
ック・アップ機能を有するマイクロコンピュータの正常
な動作範囲以下となったときこれを検知してバック・ア
ップ信号を送出して上記マイクロコンピュータをバック
拳アップモートi;:移行させる。リセット回路は、制
御機能を喪失したマイクロコンピュータがバック・アッ
プモードでの制御機能を回復したときリセット信号を送
出して当該マイクロコンピュータをリセットする。」−
記パツク・アップ機能を有するマイクロコンピュータは
、正常な制御機能を回復したとき他のバック・アップ機
能を持たないマイクロコンピュータにリセット信号を送
出してリセットし、各マイクロコンピュータ間の情報の
やりとりが途切れることがないように制御する。
[発明の実施例]
第1図はこの発明の一実施例のブロック回路図で、第2
図と同一構成部分には同一符号を付してその説明を省略
する。図において、(8)はバック・アップ機能を有す
るマイクロコンピュータで、電源電圧が低下して制御機
能が喪失したのちに、制御機能を回復したとき、内部プ
ログラムによってリセット信号を作成して他のバック・
アップ機能をもたないマイクロコンピュータ(6)に送
出するように構成されている。
図と同一構成部分には同一符号を付してその説明を省略
する。図において、(8)はバック・アップ機能を有す
るマイクロコンピュータで、電源電圧が低下して制御機
能が喪失したのちに、制御機能を回復したとき、内部プ
ログラムによってリセット信号を作成して他のバック・
アップ機能をもたないマイクロコンピュータ(6)に送
出するように構成されている。
つぎに、動作を説明する。
電源(1)の電圧が、マイクロコンピュータ(5)の正
常動作範囲より低下すると、バック・アップ回路(4)
はこれを検知してバック・アップ信号を送出し、マイク
ロコンピュータ(5)はバック・アップモードに移行す
る。このときマイクロコンピュータ(6)は正常な動作
を行わないが、情報の流れは閉じられているので影響さ
れない。
常動作範囲より低下すると、バック・アップ回路(4)
はこれを検知してバック・アップ信号を送出し、マイク
ロコンピュータ(5)はバック・アップモードに移行す
る。このときマイクロコンピュータ(6)は正常な動作
を行わないが、情報の流れは閉じられているので影響さ
れない。
このバック・アップモードでの許容時間が経過するとマ
イクロコンピュータ(5)の制御機能は失なわれる。
イクロコンピュータ(5)の制御機能は失なわれる。
[発明の効果]
以上のように、この発明によれば、バック・アップ機能
を有するマイクロコンピュータに、当該マイクロコンピ
ュータが正常な制御モードを回復したとき、他のマイク
ロコンピュータをリセットするリセット信号送出手段を
設けるとともに、当該マイクロコンピュータのみにリセ
ット回路およびバック・アップ回路を設けたので、安価
で、かつ瞬時停電時などにおいて誤った制御動作を行う
ことのないリセット装置が得られる効果がある。
を有するマイクロコンピュータに、当該マイクロコンピ
ュータが正常な制御モードを回復したとき、他のマイク
ロコンピュータをリセットするリセット信号送出手段を
設けるとともに、当該マイクロコンピュータのみにリセ
ット回路およびバック・アップ回路を設けたので、安価
で、かつ瞬時停電時などにおいて誤った制御動作を行う
ことのないリセット装置が得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック回路図、第2図
は従来のマイクロコンピュータを用いた制御系のブロッ
ク回路図である。 (1)・・・電源、(2)・・・リセット回路、(4)
・・・バック・アップ回路、(6)・・・バック番アッ
プ機能をもたないマイクロコンピュータ、(8)・・・
バック・アップ機能を有するマイクロコンピュータ。 なお、各図中、同一符号は同一、または相当部分を示す
。 第1図 第2図
は従来のマイクロコンピュータを用いた制御系のブロッ
ク回路図である。 (1)・・・電源、(2)・・・リセット回路、(4)
・・・バック・アップ回路、(6)・・・バック番アッ
プ機能をもたないマイクロコンピュータ、(8)・・・
バック・アップ機能を有するマイクロコンピュータ。 なお、各図中、同一符号は同一、または相当部分を示す
。 第1図 第2図
Claims (1)
- (1)バックアップ機能および正常な制御モードに移行
したときリセット信号を送出する第1のマイクロコンピ
ュータと、この第1のマイクロコンピュータとの間で情
報のうけわたしを行う第2のマイクロコンピュータと、
電源電圧が正常な動作電圧より低下したときこれを検出
してバック・アップ信号を送出し上記第1のマイクロコ
ンピュータをバック・アップモードに移行させるバック
・アップ回路と、上記第1のマイクロコンピュータが制
御機能を喪失したバック・アップモードに復帰したとき
リセット信号を送出し当該第1のマイクロコンピュータ
をリセットするリセット回路とを備え、上記第1のマイ
クロコンピュータから送出されるリセット信号により第
2のマイクロコンピュータをリセットするように構成し
てなるリセツト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1150902A JPH0314112A (ja) | 1989-06-13 | 1989-06-13 | リセット装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1150902A JPH0314112A (ja) | 1989-06-13 | 1989-06-13 | リセット装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0314112A true JPH0314112A (ja) | 1991-01-22 |
Family
ID=15506884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1150902A Pending JPH0314112A (ja) | 1989-06-13 | 1989-06-13 | リセット装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0314112A (ja) |
-
1989
- 1989-06-13 JP JP1150902A patent/JPH0314112A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4945540A (en) | Gate circuit for bus signal lines | |
JPS59131255A (ja) | クロツク選択制御回路 | |
JPH0314112A (ja) | リセット装置 | |
JP2000244369A (ja) | 伝送装置 | |
JP2834306B2 (ja) | 切り替え制御回路 | |
KR100228306B1 (ko) | 핫-스탠바이 이중화 장치 및 그의 구현 방법 | |
JPH09311796A (ja) | デバイス動作自動復帰装置 | |
JP2743756B2 (ja) | 半導体ディスク装置 | |
JPS6229822B2 (ja) | ||
JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
JP3427538B2 (ja) | 二重化された制御システム | |
JPH0264835A (ja) | システムダウン防止装置 | |
JPS61134846A (ja) | 電子計算機システム | |
JP2861595B2 (ja) | 冗長化cpuユニットの切り替え制御装置 | |
JP3107104B2 (ja) | 待機冗長方式 | |
JPH05160759A (ja) | 切替制御方式 | |
JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
JPH0675653A (ja) | 計算機冗長制御方式 | |
JPS61213932A (ja) | 分散形2重系計算機システムおよびその制御方法 | |
JP2508606B2 (ja) | 二重化装置 | |
JPH01113837A (ja) | データ処理装置 | |
JP2501666Y2 (ja) | ユニット2重化装置 | |
JP2503600Y2 (ja) | ユニットの自動切替機構 | |
JPH03138732A (ja) | 2重化マイクロプロセッサの自動切換装置 | |
JPH02266269A (ja) | 異常検出回路 |