JPH03139861A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03139861A JPH03139861A JP27822589A JP27822589A JPH03139861A JP H03139861 A JPH03139861 A JP H03139861A JP 27822589 A JP27822589 A JP 27822589A JP 27822589 A JP27822589 A JP 27822589A JP H03139861 A JPH03139861 A JP H03139861A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- layer
- wiring
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 150000002500 ions Chemical class 0.000 abstract 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005204 segregation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、反転防止用のチャネルストッパをフィールド
酸化膜下に有する半導体装置の製造方法に関するもので
ある。
酸化膜下に有する半導体装置の製造方法に関するもので
ある。
本発明は、上記の様な半導体装置の製造方法において、
フィールド酸化膜の形成後と半導体基体上の配線の形成
後とに分けてチャネルストッパ形成用の不純物をイオン
注入することによって、狭チャネル効果を抑制しつつ、
フィールド反転の防止が可能で且つ接合容量も接合リー
クも少ない半導体装置を製造することができる様にした
ものである。
フィールド酸化膜の形成後と半導体基体上の配線の形成
後とに分けてチャネルストッパ形成用の不純物をイオン
注入することによって、狭チャネル効果を抑制しつつ、
フィールド反転の防止が可能で且つ接合容量も接合リー
クも少ない半導体装置を製造することができる様にした
ものである。
フィールド反転防止用のチャネルストッパは、従来、フ
ィールド酸化膜の形成前に、耐酸化膜であるＳｉＮ膜を
マスクにして形成していた。
ィールド酸化膜の形成前に、耐酸化膜であるＳｉＮ膜を
マスクにして形成していた。
これに対して本願の発明者は、第２図に示す様に、Ｓｉ
基体１１の表面にフィールド酸化膜であるＳｉＯ□膜１
２膜束２形成し、このＳｉｎｇ膜１２下ではその直下の
深さになる様に不純物層１３をイオン注入によって一時
に形成する方法を、特願昭６３−１７６７７２号におい
て示した。
基体１１の表面にフィールド酸化膜であるＳｉＯ□膜１
２膜束２形成し、このＳｉｎｇ膜１２下ではその直下の
深さになる様に不純物層１３をイオン注入によって一時
に形成する方法を、特願昭６３−１７６７７２号におい
て示した。
不純物層１３の濃度としては、ＳｉＯ□膜１２主１２上
晶Ｓｉ配線１４による反転を防止するのに必要な濃度と
する。
晶Ｓｉ配線１４による反転を防止するのに必要な濃度と
する。
従って、ＳｉＯ□膜１２下の不純物層１３ａがチャネル
ストッパになると共に、ＭＯＳ）ランジスタ１５のゲー
ト配線である多結晶Ｓｉ配線１６下の不純物層１３ｂが
パンチスルー防止用の高濃度埋込層になる。
ストッパになると共に、ＭＯＳ）ランジスタ１５のゲー
ト配線である多結晶Ｓｉ配線１６下の不純物層１３ｂが
パンチスルー防止用の高濃度埋込層になる。
この方法では、ＳｉＯ□膜１２膜束２時に不純物層１３
ａが拡散するということがないので、狭チャネル効果が
抑制される。
ａが拡散するということがないので、狭チャネル効果が
抑制される。
一方、ＭＯＳ）ランジスタ１５のソース・ドレイン領域
であるｎ゛拡散層１７とＳｉ基体１１との間の接合リー
クは、チャネルストッパの不純物濃度の上昇に伴って増
大する。
であるｎ゛拡散層１７とＳｉ基体１１との間の接合リー
クは、チャネルストッパの不純物濃度の上昇に伴って増
大する。
しかし上述の方法では、第２図からも明らかな様に、ｎ
°拡散層１７の端部と不純物層１３ｃとの間にオフセン
トが生じており、ｎ゛拡散層１７の端部の近傍における
Ｓｉ基体１１の実効的な不純物濃度が従来よりも低い。
°拡散層１７の端部と不純物層１３ｃとの間にオフセン
トが生じており、ｎ゛拡散層１７の端部の近傍における
Ｓｉ基体１１の実効的な不純物濃度が従来よりも低い。
従って、上述の方法で製造した半導体装置では接合リー
クが従来よりも少ない。
クが従来よりも少ない。
ところで、フィールド酸化膜の形成前にチャネルストッ
パを形成する従来の方法では、チャネルストッパとなる
不純物層はフィールド酸化股下にしか形成されない。
パを形成する従来の方法では、チャネルストッパとなる
不純物層はフィールド酸化股下にしか形成されない。
これに対して上述の方法では、第２図からも明らかな様
に、ｎ゛拡散層１７下にも不純物層１３ｄが形成される
。このため、ｎ゛拡散層１７下におけるＳｉ基体１１の
実効的な不純物濃度が従来よりも高く、ｎ゛拡散層１７
とＳｉ基体１１との間の接合容量が従来よりも多い。
に、ｎ゛拡散層１７下にも不純物層１３ｄが形成される
。このため、ｎ゛拡散層１７下におけるＳｉ基体１１の
実効的な不純物濃度が従来よりも高く、ｎ゛拡散層１７
とＳｉ基体１１との間の接合容量が従来よりも多い。
また、ｎ・拡散層１７とＳｉ基体１１との間の接合リー
クは、既述の様に従来よりも少ないが、更に少なくする
ことが望まれる。
クは、既述の様に従来よりも少ないが、更に少なくする
ことが望まれる。
本発明による半導体装置の製造方法は、半導体基体１１
の表面にフィールド酸化膜１２を選択的に形成する工程
と、前記フィールド酸化膜１２を形成した領域ではこの
フィールド酸化膜１２の直下で不純物２１の濃度が最も
高くなる様に前記不純物２１の第１のイオン注入を前記
半導体基体１１に対して行う工程と、前記第１のイオン
注入の後に前記半導体基体ｌｌ上に配線１４．１６を形
成する工程と、前記フィールド酸化膜１２を形成した領
域では前記配線１４．１６下の前記フィールド酸化膜１
２の直下で前記不純物２１の濃度が最も高くなる様に前
記不純物２１の第２のイオン注入を前記半導体基体１１
に対して行う工程とを夫々具備している。
の表面にフィールド酸化膜１２を選択的に形成する工程
と、前記フィールド酸化膜１２を形成した領域ではこの
フィールド酸化膜１２の直下で不純物２１の濃度が最も
高くなる様に前記不純物２１の第１のイオン注入を前記
半導体基体１１に対して行う工程と、前記第１のイオン
注入の後に前記半導体基体ｌｌ上に配線１４．１６を形
成する工程と、前記フィールド酸化膜１２を形成した領
域では前記配線１４．１６下の前記フィールド酸化膜１
２の直下で前記不純物２１の濃度が最も高くなる様に前
記不純物２１の第２のイオン注入を前記半導体基体１１
に対して行う工程とを夫々具備している。
本発明による半導体装置の製造方法では、フィールド酸
化膜１２上に形成した配線１４下では、フィールド酸化
膜１２の直下に不純物２１が第１及び第２のイオン注入
で重畳されて注入されるので、不純物２１の濃度は配線
１４下で最も高くなる。従って、フィールド酸化膜１２
上に配線１４を形成しても、フィールド反転の防止が可
能である。
化膜１２上に形成した配線１４下では、フィールド酸化
膜１２の直下に不純物２１が第１及び第２のイオン注入
で重畳されて注入されるので、不純物２１の濃度は配線
１４下で最も高くなる。従って、フィールド酸化膜１２
上に配線１４を形成しても、フィールド反転の防止が可
能である。
また、フィールド酸化膜１２のうちの配線１４を形成し
ない部分の直下にも第１のイオン注入によって不純物２
１が注入されるので、半導体基体１１自体よりはこの部
分の不純物２１の濃度が高い。従って、フィールド酸化
膜１２上の配線１４よりも上層の配線や不純物２１がフ
ィールド酸化膜１２に偏析すること等によるフィールド
反転の防止が可能である。
ない部分の直下にも第１のイオン注入によって不純物２
１が注入されるので、半導体基体１１自体よりはこの部
分の不純物２１の濃度が高い。従って、フィールド酸化
膜１２上の配線１４よりも上層の配線や不純物２１がフ
ィールド酸化膜１２に偏析すること等によるフィールド
反転の防止が可能である。
また、不純物２１の第１及び第２の何れのイオン注入も
フィールド酸化膜２１を形成した後に行っているので、
狭チャネル効果が抑制される。
フィールド酸化膜２１を形成した後に行っているので、
狭チャネル効果が抑制される。
また、配線１４．１６を形成していない状態で行う不純
物２１のイオン注入は第１のイオン注入のみであり、し
かも、配線１４．１６を形成していない部分では第２の
イオン注入による不純物２１は第１のイオン注入のとき
よりも深い位置へ注入される。従って、不純物２１を一
括してイオン注入する場合に比べて、半導体基体１１の
実効的な不純物濃度が低くなり、半導体基体１１とは逆
導電型の不純物層１７と半導体基体１１との間の接合容
量も接合リークも少ない。
物２１のイオン注入は第１のイオン注入のみであり、し
かも、配線１４．１６を形成していない部分では第２の
イオン注入による不純物２１は第１のイオン注入のとき
よりも深い位置へ注入される。従って、不純物２１を一
括してイオン注入する場合に比べて、半導体基体１１の
実効的な不純物濃度が低くなり、半導体基体１１とは逆
導電型の不純物層１７と半導体基体１１との間の接合容
量も接合リークも少ない。
以下、下層の多結晶Ｓｉ配線と上層のＡＩ！配線とを有
するＭＯＳ−ＬＳＩの製造に適用した本発明の一実施例
を、第１図を参照しながら説明する。
するＭＯＳ−ＬＳＩの製造に適用した本発明の一実施例
を、第１図を参照しながら説明する。
本実施例でも、第１Ａ図に示す様に、Ｓｉ基体１１の表
面にフィールド酸化膜であるＳｉｎｇ膜１２全１２２０
０人程度０厚さにまず形成する。
面にフィールド酸化膜であるＳｉｎｇ膜１２全１２２０
０人程度０厚さにまず形成する。
そして、Ｂ４２１を１００ｋｅν程度のエネルギで２Ｘ
Ｉ Ｑ ”ｃｍ−”程度のドーズ量にイオン注入する
。このイオン注入によってＳｉ基体ｌｌ中に不純物層２
２が形成されるが、この不純物層２２はＳｔＯ□膜１２
下ではその直下の深さになる。
Ｉ Ｑ ”ｃｍ−”程度のドーズ量にイオン注入する
。このイオン注入によってＳｉ基体ｌｌ中に不純物層２
２が形成されるが、この不純物層２２はＳｔＯ□膜１２
下ではその直下の深さになる。
次に、第１Ｂ図に示す様に、ゲート酸化膜であるＳｉｎ
ｇ膜２３膜形３し、更に、ＭＯＳ）ランジスタ１５のゲ
ート配線等となる多結晶Ｓｉ配線１４．１６を２０００
人程度０厚さに形成する。
ｇ膜２３膜形３し、更に、ＭＯＳ）ランジスタ１５のゲ
ート配線等となる多結晶Ｓｉ配線１４．１６を２０００
人程度０厚さに形成する。
次に、ＭＯ３Ｉ−ランジスタ１５のソース・ドレイン領
域を形成するためのマスク（図示せず）をパターニング
し、この状態で、第１Ｃ図に示す様に、Ｂ”２１を今度
は１５０ ｋｅＶ程度のエネルギで２×ｌ Ｑ ｌ２ｃ
ｍ−２程度のドーズ量にイオン注入する。
域を形成するためのマスク（図示せず）をパターニング
し、この状態で、第１Ｃ図に示す様に、Ｂ”２１を今度
は１５０ ｋｅＶ程度のエネルギで２×ｌ Ｑ ｌ２ｃ
ｍ−２程度のドーズ量にイオン注入する。
このイオン注入によってＳｉ基体ｌｌ中に不純物層２４
が形成される。この不純物層２４は、多結晶Ｓｉ配線１
４．１６の下方では不純物層２２と同じ深さに形成され
るが、それ以外の部分では不純物層２２よりも深い位置
に形成される。
が形成される。この不純物層２４は、多結晶Ｓｉ配線１
４．１６の下方では不純物層２２と同じ深さに形成され
るが、それ以外の部分では不純物層２２よりも深い位置
に形成される。
次に、第１Ｄ図に示す様にＭＯＳトランジスタ１５のソ
ース・ドレイン領域であるｎ１拡散層１７を形成し、更
に、層間絶縁膜（図示せず）やＡｌ配線（図示せず）等
を形成する。
ース・ドレイン領域であるｎ１拡散層１７を形成し、更
に、層間絶縁膜（図示せず）やＡｌ配線（図示せず）等
を形成する。
以上の様な本実施例では、多結晶Ｓｔ配線１４の下方で
、不純物層２２．２４が重畳されて、ボロンの濃度が４
Ｘ １０ ”ｃｍ−２程度である不純物層２５が形成
される。
、不純物層２２．２４が重畳されて、ボロンの濃度が４
Ｘ １０ ”ｃｍ−２程度である不純物層２５が形成
される。
不純物層２５の不純物濃度は多結晶Ｓｉ配線１４による
反転を防止するのに必要な不純物濃度を満たしており、
多結晶Ｓｉ配線１４による反転は不純物層２５によって
防止される。
反転を防止するのに必要な不純物濃度を満たしており、
多結晶Ｓｉ配線１４による反転は不純物層２５によって
防止される。
これに対し、５ｉｎ２膜１２のうちの多結晶Ｓｉ配線１
４が形成されていない部分の直下の不純物層２２ａでは
、ボロンの濃度が２ Ｘ １０ ｌ２ｃｍ−”程度しか
ない。
４が形成されていない部分の直下の不純物層２２ａでは
、ボロンの濃度が２ Ｘ １０ ｌ２ｃｍ−”程度しか
ない。
しかし、不純物層２２ａの不純物濃度は、ＡＩ！配線に
よる反転やボロンがＳｉＯ□膜１２中へ偏析することに
よる反転等を防止するのに必要な不純物濃度を満たして
いる。このため、これらの反転は不純物層２２ａによっ
て防止される。
よる反転やボロンがＳｉＯ□膜１２中へ偏析することに
よる反転等を防止するのに必要な不純物濃度を満たして
いる。このため、これらの反転は不純物層２２ａによっ
て防止される。
従って、結局、ＳｉＯ□膜１２膜面２のＳｉ基体１１の
反転が不純物層２５．２２ａによって完全に防止され、
これらの不純物層２５．２２ａがチャネルストッパとし
て機能する。
反転が不純物層２５．２２ａによって完全に防止され、
これらの不純物層２５．２２ａがチャネルストッパとし
て機能する。
また、多結晶Ｓｉ配線１６の下方で不純物層２２．２４
が重畳されて形成された不純物層２６も不純物層２５と
同じ不純物濃度を有しており、この不純物層２６が多結
晶Ｓｉ配線１６下のパンチスルーを防止するための高濃
度埋込層として機能する。
が重畳されて形成された不純物層２６も不純物層２５と
同じ不純物濃度を有しており、この不純物層２６が多結
晶Ｓｉ配線１６下のパンチスルーを防止するための高濃
度埋込層として機能する。
一方、ｎ゛拡散層１７下の不純物Ｎ２２ｂやｎ゛拡散層
１７の端部の近傍における不純物層２２Ｃでも、ボロン
の濃度が２ Ｘ １０ ＩｔｃＩｌ−を程度しかない。
１７の端部の近傍における不純物層２２Ｃでも、ボロン
の濃度が２ Ｘ １０ ＩｔｃＩｌ−を程度しかない。
従って、ｎ゛拡散層１７下のＳｉ基体１１の実効的な不
純物濃度が第２図の場合の約半分になり、ｎ゛拡散層１
７とＳｉ基体１工との間の接合容量が少ない。
純物濃度が第２図の場合の約半分になり、ｎ゛拡散層１
７とＳｉ基体１工との間の接合容量が少ない。
また、ｎ゛拡散層１７の端部の近傍におけるＳｉ基体１
１の実効的な不純物濃度も第２図の場合の約半分になる
ので、ｎ゛拡散層１７の端部と不純物層２２ｃとの間に
オフセントが生じていることと相俟って、ｎ゛拡散層１
７とＳｉ基体１１との間の接合リークも少ない。
１の実効的な不純物濃度も第２図の場合の約半分になる
ので、ｎ゛拡散層１７の端部と不純物層２２ｃとの間に
オフセントが生じていることと相俟って、ｎ゛拡散層１
７とＳｉ基体１１との間の接合リークも少ない。
本発明による半導体装置の製造方法では、狭チャネル効
果を抑制しつつ、フィールド反転の防止が可能で且つ接
合容量も接合リークも少ない半導体装置を製造すること
ができる。
果を抑制しつつ、フィールド反転の防止が可能で且つ接
合容量も接合リークも少ない半導体装置を製造すること
ができる。
第１図は本発明の一実施例を順次に示す側断面図、第２
図は本願の発明者が先願で示した方法によって製造した
半導体装置の側断面図である。 なお、図面に用いられた符号において、１ｔ−−−・・
−・−・−・−・−・Ｓｉ基体１２−−−−−−一・−
・−・−−−５ｉ Ｏ□膜１４．１６・・−−−−ｍ−
・・・多結晶Ｓｉ配線２１・−−一−−−−・−・・・
〜 Ｂゝである。
図は本願の発明者が先願で示した方法によって製造した
半導体装置の側断面図である。 なお、図面に用いられた符号において、１ｔ−−−・・
−・−・−・−・−・Ｓｉ基体１２−−−−−−一・−
・−・−−−５ｉ Ｏ□膜１４．１６・・−−−−ｍ−
・・・多結晶Ｓｉ配線２１・−−一−−−−・−・・・
〜 Ｂゝである。
Claims (1)
- 【特許請求の範囲】 半導体基体の表面にフィールド酸化膜を選択的に形成
する工程と、 前記フィールド酸化膜を形成した領域ではこのフィール
ド酸化膜の直下で不純物の濃度が最も高くなる様に前記
不純物の第１のイオン注入を前記半導体基体に対して行
う工程と、 前記第１のイオン注入の後に前記半導体基体上に配線を
形成する工程と、 前記フィールド酸化膜を形成した領域では前記配線下の
前記フィールド酸化膜の直下で前記不純物の濃度が最も
高くなる様に前記不純物の第２のイオン注入を前記半導
体基体に対して行う工程とを夫々具備する半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27822589A JP2870873B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27822589A JP2870873B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03139861A true JPH03139861A (ja) | 1991-06-14 |
| JP2870873B2 JP2870873B2 (ja) | 1999-03-17 |
Family
ID=17594360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27822589A Expired - Lifetime JP2870873B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870873B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222480A (ja) * | 1990-01-29 | 1991-10-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH0645434A (ja) * | 1992-07-27 | 1994-02-18 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| US5994731A (en) * | 1996-07-19 | 1999-11-30 | Nec Corporation | Semiconductor device and fabrication method thereof |
-
1989
- 1989-10-25 JP JP27822589A patent/JP2870873B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222480A (ja) * | 1990-01-29 | 1991-10-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH0645434A (ja) * | 1992-07-27 | 1994-02-18 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| US5994731A (en) * | 1996-07-19 | 1999-11-30 | Nec Corporation | Semiconductor device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870873B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| JPS62174966A (ja) | 半導体装置の製造方法 | |
| JP3305929B2 (ja) | 半導体装置及びその製造方法 | |
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| US6958282B1 (en) | SOI semiconductor configuration and method of fabricating the same | |
| JPH03114235A (ja) | 電荷転送デバイスを含む半導体装置およびその製造方法 | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03139861A (ja) | 半導体装置の製造方法 | |
| US6410409B1 (en) | Implanted barrier layer for retarding upward diffusion of substrate dopant | |
| JP3090669B2 (ja) | 半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPH08227936A (ja) | 半導体装置及びその製造方法 | |
| JPH01158765A (ja) | 半導体装置の製造方法 | |
| JPH0744276B2 (ja) | Ｍｉｓ型半導体装置 | |
| EP0127142A1 (en) | Semiconductor device having at least one field effect transistor | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPH0346371A (ja) | 半導体装置の製造方法 | |
| JPH03222480A (ja) | 半導体装置およびその製造方法 | |
| JP3918696B2 (ja) | 半導体装置の製造方法 | |
| JPS62248236A (ja) | 半導体装置の製造方法 | |
| JP2727557B2 (ja) | 半導体装置の製造方法 | |
| JPH01297837A (ja) | 半導体装置の製造方法 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPH04297055A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |