JPH03138944A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法において高濃度層と真性
領域とを接続するためのリンク拡散層を自己整合的に形
成する方法に関し、特に側壁ベース電極引き出し構造を
有する自己整合型バイポーラトランジスタの製造方法を
対象とする。

〔従来の技術〕

半導体基体表面部を側壁構造とし、側壁に多結晶半導体
（ポリＳｔ）ベース電極２を設ける自己整合バイポーラ
トランジスタにおいては、第１０図に示すようにエミッ
タ（ｎ十拡散Ｊｉ）１２とグラフトベース（ｐ十拡散層
）５とが直接に接合をつ（る構造となる場合に下記の問
題を生じる。すなわち、エミッタとベースとの自己整合
マスクとなりこれらを分離するスペーサ１０の幅を大き
くしすぎると、真性ベースとグラフトベースとを確実に
適正濃度でつなぐためのリンクベース拡散層を形成する
必要がある。

リンク拡散層については、アイ・イー・イー・イー・イ
ンタナショナル　エレクトロン　デバイセズ　ミーティ
ング　テクニカル　ダイジェスト１９８８年版第７４４
頁から第７４７頁（ＩＥＥＥ、ＩＥＤＭ　　Ｔｅｃｈｎ
ｉｃａｌ　　Ｄｉｇｅｓｔ　　（１９８８Ｐ７４４−７
４７−）において論じられている。上記文献に記載の方
法によれば、リンク拡散層を形成した後にＳｉＯ２等の
絶縁膜からなる分離部分を形成し、その後に真性ベース
領域を形成するものであり、分離部分の形成は、電極引
き出し部のサイドウオール（側壁）としてＭＯ３Ｉ−ラ
ンジスタのＬＤＤ形成で良く知られた手法が採用されて
いる。

〔発明が解決しようとする課題〕

上記した従来技術によれば、真性ベース領域とエミッタ
領域とを自己整合的に形成する際に拡散マスクとなるＳ
ｔ　Ｏｚスペーサの幅によってベース・エミッタ接合濃
度を調節してあり、上記５ｉ０２スペーサは５１５　Ｎ
ｔＬ　　のリン酸によるサイドエッチにより規定してい
る。この場合のサイドエッチのばらつきが大きいために
、トランジスタ特性のばらつきも大きくなる。

サイドエッチ量（現状では０．３５μｍ）をさらに大き
くすると特性は良くなるが、ベース引き出し用高濃度拡
散層とリンク拡散層とが接続しなくなるおそれが出てく
る。

また、ｆＥＥＥ、ＩＥＤＭ　　Ｔｅｃｈｎｉｃａ”ｌ　
　Ｄ　ｉ　ｇ　ｅ　ｓ　ｔ　　（１９８８Ｐ７４４−７
４７　）に記載のリンク拡散層が形成されてしまうこと
により、リンク拡散層の濃度及び深さを自由に選ぶこと
ができないという問題がある。

本発明は上記した問題を解決するためになされたもので
あり、その一つの目的は、半導体表面に電極引き出し用
の高濃度拡散層と、真性領域とを接続するためのリンク
拡散層が真に必要な両者の分離部の直下のみに形成され
真性領域には全く影響を与えないようにする技術を提供
することにある。

本発明の他の一つの目的は、上記のような特徴をもつリ
ンク拡散層を側壁ベースコンタクト型のトランジスタの
真性ベースと外側ベースの分離部面下に従来の標準的な
工程を大きく変えることなく導入することにある。

さらに本発明の他の目的は、上記のリンク拡散層形成工
程の製造マージンを広くし、しかも高い精度に加工しう
るようにすることにある。

〔課題を解決するための手段〕

上記目的を達成するために本発明は半導体基体の一部に
電極引き出し用高濃度拡散層と真性領域形成のための低
濃度拡散層及びそれらを接続するリンク拡散層を形成す
る半導体装置の製造方法であって、電極引き出し用高濃
度拡散層と上記真性領域の低濃度拡散層とを隔てる分離
構造となるべき部位のみに不純物を通通せることにより
半導体上部表面に分離構造と自己整合的にリンク拡散層
を形成して側壁ベースコンタクト型トランジスタを製造
するものである。

本発明は、また、上記製造方法において、上記分離構造
は多結晶半導体膜を酸化させた半導体酸化膜により形成
されるものであり、この多結晶半導体膜にこれを酸化す
る以前の状態で不純物を通過させて半導体表面に不純物
を注入することにより上記リンク拡散層を形成するもの
である。

本発明はさらに、上記製造方法において、多結晶半導体
膜の一部を削って薄い膜厚とすることにより上記不純物
透過量を制御するものである。

〔作用〕

電極引き出し用拡散層と真性領域とを分離するための構
造となるべき部位を通してのみ不純物を通過させること
で、そのこと自体がリンク拡散層を自己整合的に形成す
るための位置決定用マスクの機能をもつことになる。そ
のことにより上記分離構造すなわちスペーサの長さを電
極引き出し用拡散層と真性領域とが直接に接しないよう
に十分に長くとっても寄生抵抗の著しい増大や接続不良
を招くことなく装置全体の大きさも必要最少限とするこ
とができる。

また、分離構造を多結晶半導体（シリコン）の酸化物に
より形成するものとし、その酸化以前の状態の多結晶シ
リコンを通して不純物イオン注入により拡散層を形成す
るものであるから、標準的な側壁ベースコンタクト型ｎ
ｐｎ　）ランジスタの製造プロセスを大幅に変更するこ
となく、リンク拡散層を真性ベース・エミッタと外部ベ
ースとの間の適正な位置に形成することが可能となる。

さらに、半導体上部の多結晶シリコン膜の一部を削って
薄い膜厚とすることにより、真性領域に影響を与えるこ
とのないイオン注入加速電圧にすることが容易となる。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図乃至第８図は側壁ベースコンタクト型ｎｐｎトラ
ンジスタの製造プロセスに本発明を適用した場合の主要
部工程断面図である。

（１）第１図乃至第４図は半導体基体に形成された側壁
構造を示すものである。すなわち、図示されないｐ型Ｓ
ｉ半導体基板の一主面にｎ十型埋込層７を埋め込んでエ
ピタキシャルｎ−型Ｓｉ　［８を成圏させたものを用意
し、エピタキシャル層８の表面上にパッドＳｔ　Ｏｚ　
１ｆｆｉ　９．５ｔ３Ｎ＊　ＩＱ　４及びバターニング
用マスク材（ＬＰＧＶＤによる５ｉ０２膜）１６を形成
し、ホトレジスト処理によってバターニングした３Ｆｉ
ｔのマスクを用いてエピタキシャル層をメサエッチし、
側壁が酸化されないようにＳｉ３Ｎψ（図示されない）
で覆い、凹部底面にフィールド酸化膜１を形成してから
側壁を覆っている材料を除去することにより、第１図に
示すようなメサ型の側壁構造を得る。

〈２）ここでリン酸エンチ等の手段でＳｉ３Ｎ４膜４の
みを等方向にエッチすることによって第２図に示すよう
に５ｉ３Ｎ４ｃ膜４がサイドエッチされて間隙１７を形
成する。この間隙の幅がスペーサ（分離構造）をつくる
幅となる。

（３）この後、全面に多結晶半導体（Ｓｉ　）２をＬＰ
ＣＶＤ法により堆禎し、有機材マスクを用いて平坦化処
理してからエッチバックすることにより第３図に示す構
造となる。

この多結晶Ｓｔは側壁よりのベース電極引き出し部とな
る部分であり、あらかじめ、または別工程で高濃度のボ
ロン（Ｂ）がドープされる。

（４）この後、パターニングマスク材１６を除去すれば
第４図のごとくになる。

ここまでは通常の側壁ベースコンタクト型トランジスタ
の製造プロセスと同様である。そして以下に述べる工程
が本発明の実施例の主要な点に該当することになる。

（５）第５図に示すように酸化膜処理により多結晶Ｓｔ
の表面を酸化する。このときの５ｉ０２　膜１８はスペ
ーサ膜厚を調節するためのものである。

上記ＳｉＯ之膜１８を除去することにより、第６図を参
照し、多結晶Ｓｉ１％の一部（３）を削りその膜厚は５
ｉ３Ｎ９膜４の２程度に調節される。

たとえば、ｓｉ　Ｓ　ＮｑＭ’；１の膜厚が１４００人
であれば調節された多結晶５ｉＯ２１！ｉ３の膜厚は７
００人程変色なる。

なお、多結晶Ｓｉ膜の膜厚の調節にはこれ以外の方法も
可能である。ただ、エツチングにより直接に多結晶Ｓｔ
を削ることは望ましくなく、加工の精度も必ずしもよく
ない。

（６）多結晶Ｓｉ膜の膜厚を加工した部分を通して第６
図に示すようにリンクベース拡Ｖ＆ｍ形成のためにボロ
ン（Ｂ）イオンをエピタキシャル層８の表面打込む。こ
のときの加速電圧は３０ＫＶ程度であり多結晶Ｓｉ膜に
Ｂ＋イオンの数十％を透過させることができる。一方、
Ｓｉ３Ｎ！膜４　（膜厚１２０ｍ）と下地のＳｉ　Ｏｘ
膜９（膜ＦＪ−３０＋ｎ）との重なり部分ではＢ＋イオ
ンは殆ど阻止できる。

図示では側壁部から拡散された高濃度グラフトベ−スル
十拡散層５と上部から拡散されたリンクベースｐ拡散層
６が示されている。

（７）多結晶Ｓｉ膜２の表面層部分と、膜Ｗ、調節した
多結晶Ｓｉ膜３を酸化することにより、第７図に示すよ
うに５ｉ０２のスペーサ（分ｉｉ！を領域）１０を形成
する。

（８）　Ｓｉ３　ＮＩＮ’ｊ！４および下地の５ｉ０２
膜９を除去して第８図に示すようにスペーサ酸化膜の周
辺部ｌｊ：ｓｉ　３　％ｌｌ’Ｊ　（パッシベーション
）１５を形成した状態で、露出したエピタキシャルｒｆ
ｉ８を覆って多結晶Ｓｉ膜１３を形成する。上記Ｓｉ３
Ｎ４膜１５をマスク材として多結晶Ｓｉ膜１３に低濃度
のＢ（ボロン）および高濃度のＰ　（リン）をドープし
スペーサ（酸化膜）１０を低濃度ｐ拡散ｒ＠（真性ベー
ス）１１及び高濃度ｎ十拡散層（エミッタ）１２とを自
己整合的に形成する。

さらに多結晶５ｉｌ１５１１３の上にはＡ／ＩＱを蒸着
しパターニングによりエミッタＡｌ電極１４を形成して
トランジスタが完成する。

なお、この例では多結晶Ｓｉ　　２重拡散法による真性
ベース１１形成を行ったが、これは本発明に本質的なこ
とではなく、直接にイオン注入による通常のベース・エ
ミッタ形成を行ってもよい。

以上の実施例によれば、側壁ベースコンタクト型ｎｐｎ
　ｌ−ランジスタの基本構造やプロセスを大きく変える
ことなく、第９図に示すように電極引き出し拡散層５と
真性領域１１との間にリンク・ベース拡散層６を導入し
てエミッタ・ベース耐圧（ＢＶＢＢＯ）の向上及びエミ
ッタ・ベース容量（ＣＴＥ）低減が可能となった。

〔発明の効果〕

本発明は、以上説明したように構成されているので以下
に記載されるように効果を奏する。

リンク拡散層を電極引き出し眉と真性領域の分離構造と
自己整合的に形成することができるので特に位置合わせ
工程を経ることなく確実に電極弓き出し層と真性領域と
の電気的接続を得る。

また、分離構造は多結晶半導体を酸化して形成するもの
であり、その酸化前に多結晶半導体を透過させて不純物
イオン注入することによりリンク拡散層を形成するもの
であるから、標準的な側壁ベースコンタクト型トランジ
スタの製造プロセスを大きく変えることなく、リンク拡
散層の形成を可能とする。

なお、その際に多結晶半導体の一部を削り最適膜厚にす
ることにより、真性領域への影響のおそれがないイオン
加速電圧とすることができる。

さらに、上記多結晶半導体（Ｓｉ）の一部分を削る手段
として、多結晶半導体膜の表面の一部を酸化したのち酸
化物（ＳｉＯｚ　）のみを除去することにより容易に高
い精度で膜厚を調節することができる。

本発明は、ポリＳｔによる自己整合リンク拡散層を形成
する場合、たとえば５ＩＣＯ３構造のトランジスタに応
用しても有効である。

【図面の簡単な説明】

第１図乃至第８図は本発明の一実施例を示し、側壁ベー
ス・トランジスタの製造プロセスの主要部工程断面図で
ある。 第９図は本発明方法により製造されたトランジスタにお
ける拡散層の形態を示す一部断面図である。 第１０図は従来方法により製造されたトランジスタにお
ける拡散層の形態を示す一部断面図である。 １・・・フィールド５ｉＯｚ膜、　２・・・多結晶Ｓｔ
　　（ベース電極引き出し用）、　３・・・多結晶Ｓｔ
　　（スペーサ用）、　４・・・Ｓｉ３Ｎｇ膜、　　５
・・・高濃度クラフトベース、　６・・・リンクベース
拡Ｗｉｔ　ＦｉＮ、７・・・埋込層、　８・・・エピタ
キシャル層、９・・・ｓｉｏｚＭ＊、　１０・・・スペ
ーサ（ＳｉＯｚ膜）、１１・・・真性ベース、　　１２
・・・エミッタ、１３・・・エミッタ多結晶Ｓｔ、　　
１４・・・Ａｌ電極、１５・・・Ｓｔ　３　Ｎｐ　（パ
ッシベーション）、１６・・・マスク材（Ｓｉ　Ｏλ）
、　　１７・・・間隙。 第 ４ 図 第 図 第 図 一フイーｌレドー：＞ｔＵＺ 第 図 ＋４−Ａｔ鳴１改

Claims (1)

1. 【特許請求の範囲】 １、半導体基体の一部に電極引き出し用高濃度拡散層と
   真性領域形成のための低濃度拡散層及びそれらを接続す
   るリンク拡散層を形成する半導体装置の製造方法であっ
   て、電極引き出し用高濃度拡散層と上記真性領域の低濃
   度拡散層とを隔てる分離構造となるべき部位のみに不純
   物を通過させることにより半導体基体表面に分離構造と
   自己整合的にリンク拡散層を形成することを特徴とする
   半導体装置の製造方法。 ２、請求項１に記載された半導体装置の製造方法におい
   て、上記分離構造は多結晶半導体膜を酸化させた半導体
   酸化膜により形成されるものであり、この多結晶半導体
   膜にこれを酸化する以前の状態で不純物を通過させて半
   導体表面に不純物を注入することにより上記リンク拡散
   層を形成する。 ３、請求項２に記載された半導体装置の製造方法におい
   て、多結晶半導体膜の一部を削って薄い膜厚とすること
   により、不純物透過量を制御する。 ４、請求項１または２に記載された半導体装置の製造方
   法であって、半導体基体の一部を側壁構造とし、その側
   壁部に電極引き出し用高濃度拡散層を形成する。